【文章內(nèi)容簡介】 成電路（ CD4543B） CD4543B 是一種為用于將 BCD 碼轉(zhuǎn)化為七段碼并且擁有鎖存、譯碼、 驅(qū)動而設計的芯片。起初它主要是為了液晶顯示發(fā)光二極管 LCD 而設計的。但是它也有驅(qū)動發(fā)光二極管 LED、氖管的能力。它有消隱功能，并且只需單電源供電。當在 LCD 設備中的使用中在 6引腳 LCD 設備的地端一定要有方波輸入。而當應用于 LED 設備中時，共陰極在 6引腳處只需要有一個邏輯“ 1”電平輸入。而在共陽極設備則需要邏輯“ 0”電平輸入（詳情見真值表）。 CD4543B 的管腳及功能 CD4543B 是采用 16 腳雙列直插式封裝，管腳的排列以及功能作用見圖 3－ 9所示： 圖 3－ 9 引腳 1：鎖存禁止輸入端，高電 平有效。 引腳 2～ 5： BCD碼輸出入端。 引腳 6：段輸出顯示選擇輸入端。 引腳 7：消隱信號輸入端，低電平有效。 引腳 9～ 15：七段碼輸出端口。 2021 級?？飘厴I(yè)設計論文 第 15 頁 共 32 頁 CD4543B 的邏輯電路圖 可以通過邏輯電路圖可以進一步的了解 CD4543B，它的邏輯電路圖如圖 3－ 10 所示： 圖 3－ 10 在它圖中也有細節(jié)電路的內(nèi)部構圖如它的鎖存器邏輯電路圖?？梢钥吹剿怯蓚鬏旈T、非門和與門組成。它是非常典型的是路。 2021 級?？飘厴I(yè)設計論文 第 16 頁 共 32 頁 CD4543B 真值表 通過 真值表我們可以了解各種顯示狀態(tài)和各引腳的輸入和其對應的輸出狀態(tài)。CD4543B 的真值表如圖 3－ 11所示： 圖 3－ 11 2021 級專科畢業(yè)設計論文 第 17 頁 共 32 頁 二制進計數(shù)、分頻、振蕩集成電路（ CD4060） CD4060 是由振蕩器單元和 14 位串行二進制計數(shù)器組成。振蕩器單元允許 RC或者晶振的外部振蕩電路的設計。復位輸入端提供了恢愎所有計數(shù)器“ 0”狀態(tài)的信號。復位輸入端高電平有效。所有的計數(shù)段都是由主從觸發(fā)器組成。所有的計數(shù)都是通過在 CP1（和 CP0）端的負跳變來驅(qū)動計數(shù)段的來進行計數(shù)。所有端口都是緩沖輸入輸出。在脈沖 輸入端的施密特觸發(fā)器的作用是允許無限制的上升和下降沿的時鐘電路。 芯片特性： 15V的電源下有 12MHz 的時鐘輸出速率。 振蕩特性： RC 或晶振的外部振蕩電路 15V電源下 RC 振蕩電路可提供至少 690KHz 的頻率 應用：計數(shù)控制、計時、分頻、時延 CD4060 的管腳及功能 CD4060 是采用 16 腳雙列直插式封裝，管腳的排列以及功能見圖 3－ 12所示： 圖 3－ 12 引腳 1～ 13 ～ 15：這 10 個引腳是 CD4060 的計數(shù)器、分頻輸出端口。 引腳 11：時鐘信號（計數(shù)）輸入端，當為負跳沿時計數(shù)器動作。 2021 級?？飘厴I(yè)設計論文 第 18 頁 共 32 頁 引腳 10：脈沖輸出端， CP0 與 CP1 的相位相同，引腳 9 與 10 的相位相反。 引腳 12：異步清零端。高電平有效，即該端為高電平時計數(shù)器清零，該端通常應處于低電平。 電源電壓 VDD：＋（ 3～ 18） V。 輸入電壓： 0～ VDD。 CD4060 的邏輯電路圖 通過邏輯電路圖可以進一步的了解 CD4060，它的邏輯電路圖如圖 3－ 13所示： 圖 3－ 13 在圖中我們可以看到它給出了它內(nèi)部觸發(fā)器的具體邏輯電路圖?？梢钥吹剿怯蓚鬏旈T、非門和與門組成。它是非常典型的電路。 2021 級?？飘厴I(yè)設計論文 第 19 頁 共 32 頁 CD4060 的功能表 CD4060 的功能如表 3－ 14 所示： 功 能 表 輸 入 輸 出 CP1 RES Χ H 清除 L 計數(shù) L 保持 表 3－ 14 H：高電平。 L：低電平。 X：高低電平均可。 ：下降沿有效。 ：上升沿有效。 CD4060 的外接振蕩電路 圖 3－ 15是 CD4060 的通用外部振蕩電路連接圖。它主要是 RC 振蕩電路和晶體振蕩電路兩種。 圖 3－ 15 2021 級?？飘厴I(yè)設計論文 第 20 頁 共 32 頁 驅(qū)動、十進制計數(shù)集成電路（ CD4017BC） CD4017B 中有 10 個譯碼輸出的異步計數(shù)器，即它有 10個獨立的輸出端，在計數(shù)脈沖連續(xù)由脈沖輸入端輸入時，這 10個輸出端由低向高依次為高電平。到第 10個計數(shù)脈沖輸入后，這 10 個輸出端輸出均為低電平，即計數(shù)器 歸零。如果要記錄 10個以上的計數(shù)脈沖時，一般可由多個 CD4017B 組合而成。 CD4017BC 的管腳及功能圖 CD4017BC 是采用 16腳雙列直插式封裝，管腳的排列以及功能見圖 3－ 16 所示： 圖 3－ 16 引腳 Q1～ Q9：這 10個引腳是數(shù)據(jù)輸出端。如果從 Q9輸出可作十進制計數(shù)器；如果從其它輸出可作相應的分頻器。 引腳 12：進位輸出端。用來做多片級聯(lián)使用。高電平有效，即通常處于低電平，出現(xiàn) 進位信號時為高電平。進位信號為正脈沖。 引腳 13：時鐘禁止輸入端。高電平有效，即該端為高電平時時鐘信號無 法輸入計數(shù)器，故計數(shù)器保持原來狀態(tài)。 引腳 14：時鐘（計數(shù)）脈沖輸入端。上升沿有效。 引腳 15：異步清零端。高電平有效，即為高電平時計數(shù)器清零。該端通常應處低電平。 電源電壓 VDD：＋（ 3～ 18） V。 2021 級?？飘厴I(yè)設計論文 第 21 頁 共 32 頁 CD4017BC 的邏輯電路圖 通過邏輯電路圖可以進一步的了解 CD4017BC，它的邏輯電路圖如圖 3－ 17 所示： 圖 3－ 17 CD4017BC 的時序圖 圖 3－ 18 所示的是 CD4017BC 的時序圖，從中可以知輸出狀態(tài)。 圖 3－ 18 2021 級?？飘厴I(yè)設計論文 第 22 頁 共 32 頁 4 設計 方案 設 計任務 在電子制作與維修的過程中，如果有一臺性能良好，功能全面的信號源必將大大提高工作效率。于是本人想到設計制作一款數(shù)顯多波形信號源，它兼有常見的多種波形的輸出能力，同時又具有某些簡單的測量功能，從而滿足我們一般的學習和生活需要；同時它體積較小，便于外出攜帶使用。 基于這一設想，本信號源將設計為具有如下的性能指標： （ 1） 可以輸出的波形： 方波、三角波和正弦波。由于這三種波形是日常工作和生活中經(jīng)常用到的，因此提供這三種波形已基本滿足一般電子制作與維修的需要。 （ 2）信號源的輸出特性： 正弦波幅度為 0～ +5V，輸出 阻抗約為 2 KΩ； 方波的幅度為 0～ +5V，輸出阻抗約為 1 KΩ； 三角波輸出幅度為 0～ +3V，輸出阻抗約為 1 KΩ； 三角波幅度為 0～ +3V，輸出阻抗約為 2 KΩ； 三種波形均設計為對稱輸出，波形失真在 1%以下。 （ 3）輸出頻率范圍： 頻率可調(diào)范圍設計為 1Hz~100KHz，為提高測量和顯示精度，將設置如下幾個頻率檔： 1Hz～ 10Hz、 10Hz～ 100Hz、 100Hz～ 1KHz、 1～ 10KHz、 10KHz～ 100KHz。 （ 4）數(shù)字顯示頻率： 實