【總結(jié)】哈爾濱理工大學(xué)學(xué)士學(xué)位論文哈爾濱理工大學(xué)畢業(yè)設(shè)計題目:基于熱電偶的控溫器設(shè)計院系:電氣與電子工程學(xué)院2013年6月21日基于熱電偶的控溫器設(shè)計摘要熱電偶(ther
2025-06-28 03:49
【總結(jié)】學(xué)位論文基于步進電機的智能小車設(shè)計學(xué)科專業(yè):電子信息工程太原工業(yè)學(xué)院TaiyuanInstituteofTechnology太原工業(yè)學(xué)院畢業(yè)設(shè)計(論文)I誠信聲
2025-06-30 12:43
【總結(jié)】北方民族大學(xué)學(xué)士學(xué)位論文論文題目:基于PLC的音樂噴泉控制系統(tǒng)設(shè)計——軟件設(shè)計北方民族大學(xué)教務(wù)處制畢業(yè)設(shè)計(論文)原創(chuàng)性聲明和使用授權(quán)說明原
2025-07-01 12:22
【總結(jié)】哈爾濱理工大學(xué)學(xué)士學(xué)位論文-I-哈爾濱理工大學(xué)畢業(yè)設(shè)計題目:基于熱電偶的控溫器設(shè)計院系:電氣與電子工程學(xué)院2020年
2024-09-01 21:33
【總結(jié)】理工大學(xué)學(xué)士學(xué)位論文I基于ModelSim的FFT算法的設(shè)計學(xué)士學(xué)位論文理工大學(xué)學(xué)士學(xué)位論文II摘要快速傅立葉變換(FFT)作為時域和頻域轉(zhuǎn)換的基本運算,是數(shù)字譜分析的必要前提。傳統(tǒng)的FFT使用軟件或DSP實現(xiàn),高速處理時實時性較難滿足,因此專用集成電路(ASIC)和可編程邏輯器件(以現(xiàn)場可編程門陣列FPGA
2025-07-01 15:03
【總結(jié)】理工大學(xué)學(xué)士學(xué)位論文基于ModelSim的FFT算法的設(shè)計學(xué)士學(xué)位論文摘要快速傅立葉變換(FFT)作為時域和頻域轉(zhuǎn)換的基本運算,是數(shù)字譜分析的必要前提。傳統(tǒng)的FFT使用軟件或DSP實現(xiàn),高速處理時實時性較難滿足,因此專用集成電路(ASIC)和可編程邏輯器件(以現(xiàn)場可編程門陣列FPGA為代表)應(yīng)運而生。速度上ASIC更占優(yōu)勢,但是隨著點數(shù)的增加,芯片面積將迅速擴大,也就意味著成本
2025-06-27 18:05
【總結(jié)】太原工業(yè)學(xué)院畢業(yè)設(shè)計(論文)學(xué)位論文基于步進電機的智能小車設(shè)計學(xué)科專業(yè):電子信息工程太原工業(yè)學(xué)院TaiyuanInstituteofTechnologyI太原工業(yè)學(xué)院畢業(yè)設(shè)計(論文)誠信聲明本人申明:本人所提交的畢業(yè)論文《基于步進電機的智能小
2025-06-27 20:40
【總結(jié)】(設(shè)計)論文題目:淬硬鋼高速銑削加工特征分析與刀具設(shè)計學(xué)部機電工程學(xué)部專業(yè)機械設(shè)計制造及其自動化姓名王志遠學(xué)號074180433班級07級機械數(shù)控
2024-11-06 00:18
【總結(jié)】基于vc的“連珠球”游戲設(shè)計“LinkBall”GameDesignBasedOnVC專業(yè):計算機科學(xué)與技術(shù)姓名:涂儀指導(dǎo)教師:申請學(xué)位級別:學(xué)士論文提交日期:學(xué)位授予單位:
2025-07-01 09:11
【總結(jié)】哈爾濱理工大學(xué)學(xué)士學(xué)位論文基于Matlab的鎖相環(huán)設(shè)計摘要隨著現(xiàn)代集成電路技術(shù)的發(fā)展,鎖相環(huán)已經(jīng)成為集成電路設(shè)計中非常重要的一個部分,所以對鎖相環(huán)的研究具有積極的現(xiàn)實意義。鎖相環(huán)電路是一種輸出信號在頻率和相位上能夠與輸入?yún)⒖夹盘柾降碾娐?,鎖相環(huán)由于其具有一系列獨特的優(yōu)良性能,它已經(jīng)成為通信、雷達、導(dǎo)航、電子儀器儀表等設(shè)備中不可缺少的一部分。所以這些年來鎖相環(huán)的設(shè)計與研究工作也越
2025-06-18 16:48
【總結(jié)】北方民族大學(xué)學(xué)士學(xué)位論文論文題目:基于PLC的音樂噴泉控制系統(tǒng)設(shè)計——軟件設(shè)計北方民族大學(xué)教務(wù)處制畢業(yè)設(shè)計(論文)原創(chuàng)性聲明和使用授權(quán)說明原創(chuàng)性聲明本人鄭重承諾:所呈交的畢業(yè)設(shè)計(論文),是我個人在指導(dǎo)教師
2024-08-05 05:31
【總結(jié)】理工大學(xué)學(xué)士論文I摘要在集成電路設(shè)計領(lǐng)域中,各類微處理器已經(jīng)成為了整個芯片系統(tǒng)的核心。運算器作為其核心部件,得到廣泛的發(fā)展。與此同時,為了增加電子產(chǎn)品產(chǎn)出效率,降低制造成本,諸如Quartus等電子仿真軟件相繼出現(xiàn),為產(chǎn)品開發(fā)提供了良好的開發(fā)平臺。本文根據(jù)運算器具有物美價廉、使用方便、功能性強等特點,分別對半加器、全加器、乘法器
2024-07-19 12:11
【總結(jié)】理工大學(xué)學(xué)士論文摘要在集成電路設(shè)計領(lǐng)域中,各類微處理器已經(jīng)成為了整個芯片系統(tǒng)的核心。運算器作為其核心部件,得到廣泛的發(fā)展。與此同時,為了增加電子產(chǎn)品產(chǎn)出效率,降低制造成本,諸如Quartus,為產(chǎn)品開發(fā)提供了良好的開發(fā)平臺。本文根據(jù)運算器具有物美價廉、使用方便、功能性強等特點,分別對半加器、全加器、乘法器、除法器進行了仿真設(shè)計。首先本文介紹了課題的背景、意義、發(fā)展現(xiàn)狀及未來走
2025-06-27 18:55
【總結(jié)】學(xué)士學(xué)位論文煙霧火災(zāi)自動報警器設(shè)計姓名:閆玉杰學(xué)號:202205220227指導(dǎo)教師:呂依穎院系(部所):光電工程學(xué)院專業(yè):電子信息工程完成日期:2022年04月18日
2025-06-28 05:33
【總結(jié)】沈陽理工大學(xué)學(xué)士學(xué)位論文摘要VHDL(即超高速集成電路硬件描述語言)是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的一種硬件描述語言,主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口,是電子設(shè)計自動化(EDA)的關(guān)鍵技術(shù)之一。它采用一種自上而下(top-down)的設(shè)計方法,即從系統(tǒng)總體要求出發(fā),自上至下地逐步將設(shè)計內(nèi)容細化,如劃分為若干子模塊,最后完成系統(tǒng)硬件的整體設(shè)計。它支持設(shè)計庫
2025-06-27 19:09