【文章內(nèi)容簡介】 器構(gòu)成（模數(shù) K可預(yù)置）；數(shù)控振蕩器由加 /減脈沖控制器和除 N 計數(shù)器構(gòu)成?？赡嬗嫈?shù)器和加 /減脈沖控制器的時鐘頻率分別為 Mf0和 2Nf0。這里 f0 是環(huán)路的中心頻率，一般情況下 M 和 N 為 2 的整數(shù)冪。時鐘 2Nf0 經(jīng)除 H（ = M/2N）計數(shù)器得到。 結(jié)合模擬和數(shù)字鎖相的理論分析 , 可以得到全數(shù)字鎖相環(huán)的相位和相差傳遞函數(shù)。圖 3 為全數(shù)字鎖相環(huán)的數(shù)學(xué)模型。 9 圖 3 全數(shù)字鎖相環(huán)的數(shù)學(xué)模型 鑒相器可以看做增益為 Kd的模塊，輸出占空比因子δ k 作為 K變模計數(shù)器的輸入 DN/ UP , 控制“ UPCOUNTER” 和 “ DOWNCOUNTER” 的動作 。 對于異或門鑒相器 , 相差等于 π /2 時 , δ k = 1 , 相差等 于 π /2 時 ,δ k=1 。因此對于異或門鑒 相器增益 Kd = 2/ π , 同理可得邊沿控制鑒相器增益 Kd=1/π 。 K 變模計數(shù)器產(chǎn)生 CARRY 信號的頻率為 (f0 為環(huán)路的中心頻率 ): 相應(yīng)的角頻率為 : 相位是角頻率對時間的積分 : 對于 K 變模計數(shù)器 , 其輸入輸出信號分別為δ K 和θ carry , 對應(yīng)的 Laplace 變換為δ K(s)和θ carry(s), 所以 K 變模計數(shù)器的相位傳遞函數(shù)為 : 對于脈沖加減電路 , 由于每個 CARRY 脈沖使其輸出 IDOUT 增加 1/ 2 個周期 , 可以將他看作增益為 1/ 2 的模塊。除 N 計數(shù)器可以看作增益為 1/N 的模塊。系統(tǒng)的相位傳遞函數(shù) H(s)表示為 : 其中 ： 10 系統(tǒng)的相差傳遞函數(shù)為 : 顯而易見 , 該 ADPLL 為一階系統(tǒng) , 時間常數(shù)為 : 為了獲得最小波紋 , 對于異或門 (XOR)鑒相器和邊沿控制鑒相器 (ECPD), K 模值分別取為 M/4 和 M/2 , 相應(yīng)的時間常數(shù)分別為 :τ (EXOR) = (N/ 8)T0 , τ (ECPD) =(N/2)T0 , 其中 T0 =1/ f 0 。由此可見 ,N 越小 , ADPLL 的穩(wěn)定時間越短。 [4] 鑒相器 鑒相器將輸入信號與位同步輸入脈沖相異或，比較它們之間的相位差，并輸出相位誤差信號作為可逆計 數(shù)器的計數(shù)方向的控制信號。 當(dāng)環(huán)路鎖定時，這個控制信號為占空比是 50%的方波。 變?？赡嬗嫈?shù)器 （模數(shù) K可預(yù)置） K變?？赡嬗嫈?shù)器消除了鑒相器輸出的誤差信號中的高頻部分，使得整個環(huán)路更加的穩(wěn)定。 可逆計數(shù)器的主要作用是根據(jù)鑒相器的相位誤差信號作為方向脈沖，從而輸出加減脈沖信號。當(dāng)相位誤差信號為低電平時，計數(shù)器則進(jìn)行加法運算，若加法運算的結(jié)果達(dá)到了預(yù)設(shè)的模值，那么可逆計數(shù)器將輸出一個進(jìn)位脈沖信號；當(dāng)相位誤差信號為高電平時，可逆計數(shù)器進(jìn)行減法運算，若減法運算的結(jié)果為 0，那么計數(shù)器將輸出一 個借位脈沖信號。 加 /減脈沖控制器 加減脈沖控制器是根據(jù)可逆計數(shù)器輸出的進(jìn)位、借位脈沖來不斷地對本地時鐘進(jìn)行調(diào)整。當(dāng)有進(jìn)位脈沖時，脈沖加減電路就在本地時鐘加入一個周期的時鐘信號；當(dāng)輸入借位脈沖時，脈沖加減電路就會在本地時鐘上扣除一個周期的時鐘信號。這樣往復(fù)不斷地對本地時鐘進(jìn)行調(diào)整，最終達(dá)到準(zhǔn)確確定出輸入信號時鐘的目的，從而實現(xiàn)位同步。 除 H 計數(shù)器 除 H 計數(shù)器是將時鐘頻率進(jìn)行分頻后的頻率作為數(shù)控振蕩器的時鐘頻率，其實，為了使電路簡單，可變模 K 計數(shù)器（數(shù)字環(huán)路濾波器）和數(shù)控振蕩器的時 鐘驅(qū)動信號可由同一振蕩器產(chǎn)生，但為使可對數(shù)控振蕩器的時鐘頻率具有可調(diào)性，增加其靈活性，可將同一振蕩器產(chǎn)生時鐘信號進(jìn)行分頻后再作為數(shù)控振蕩器的時 11 鐘頻率，這就是除 H計數(shù)器的功用（ H是可變的）。 除 N 計數(shù)器 N分頻器是將脈沖加減器輸出的經(jīng)過調(diào)整以后的時鐘信號進(jìn)行分頻，以減小同步誤差。 N 值越大得到的 同步誤差越小。 3. 全數(shù)字鎖相環(huán)模塊的設(shè)計與仿真 鑒相器的設(shè)計 本次設(shè)計中鑒相器采用的是異或門鑒相器。異或門鑒相器用于比較輸入信號u1 與數(shù)控振蕩器輸出信號 u2 的相位差，其輸出信號 ud 作為可逆計數(shù)器的計數(shù)方向控制信號，連接到變?？赡嬗嫈?shù)器的 ud端。當(dāng) ud 為低電平時（ u1 和 u2 有同極性時），可逆計數(shù)器作 加 計數(shù)。反之，當(dāng) ud 為高電平時，可逆計數(shù)器作 減 計數(shù)。 當(dāng)環(huán)路鎖定時， fi和 fo正交，鑒相器的輸出信號 Ud 為 50 % 占空比的方波，此時定義相位誤差為零，在這種情況下，可逆計數(shù)器“加”和“減”的周期是相同的，只要可逆計數(shù)器只對其時鐘的 k 值足夠大（ k M/ 4），其輸出端就不會產(chǎn)生進(jìn)位或借位脈沖，加 /減脈沖控制器只對其時鐘 2Nfo 進(jìn)行二分頻，使 fi和 fo的相位 保持正交。在環(huán)路未鎖定的情況下，若 Ud = 0 即 u u2同極性時，它使可逆計數(shù)器向上加計數(shù)，并導(dǎo)致進(jìn)位脈沖產(chǎn)生，進(jìn)位脈沖作用到加 /減脈沖控制器的“加”控制端 R1， 該控制器便在二分頻過程中加入半個時鐘周期，即一個脈沖。反之，若 Ud = 1 時，可逆計數(shù)器進(jìn)行減計數(shù)，導(dǎo)致借位脈沖產(chǎn)生，并將借位脈沖作用到加 /減脈沖控制器的“減”輸入端 R2，于是，該控制器便在二分頻過程中減去半個時鐘周期，即一個脈沖。這個過程是連續(xù)發(fā)生的。加 /減脈沖控制器的輸出經(jīng)過除 N計數(shù)后，使得本地估算信號 U2 的相位受到調(diào)整控制，最終達(dá)到 鎖定的狀態(tài) [4]。 異或門數(shù)字鑒相器 VHDL程序代碼如下： library ieee。 use 。 entity jxq is port(u1,u2:in std_logic。 ud:out std_logic)。 end entity jxq。 architecture art of jxq is begin ud =u1 xor u2。 12 end architecture art 。 異或門數(shù)字鑒相器模塊如圖 4所示： 圖 4 異或門鑒相器 分析：數(shù)字鑒相器（ JXQ）輸入端為 U1和 U2，其中 U1為需要進(jìn)行鎖相控制的輸入信號， U2為經(jīng)過最后一個環(huán)節(jié)除 N（ N在這里等于 8）計數(shù)器后的信號（即輸出信號），異或門比較輸入信號 U1相位和輸出信號 U2相位之間的相位誤差，即U1和 U2進(jìn)行異或運算。經(jīng)過比較后，異或門輸出誤差信號 UD作為 JXQ的結(jié)果由UD端輸出。 使用 MAX＋ plus II軟件仿真， 異或門數(shù)字鑒相器的仿真波形如圖 5所示： 圖 5 鑒相器仿真波形 模塊進(jìn)行分別仿真時， u2需要自己賦值，在此 u1和 u2都賦以方波。如上圖 410所示， u1與 u2頻率相同，而相位差為 90度，故 ud輸出的信號頻率恰好時輸入信號的兩倍，即 ud為占空比為 50%的方波。 數(shù)字環(huán)路濾波器的設(shè)計 數(shù)字環(huán)路濾波器是由變?？赡嬗嫈?shù)器構(gòu)成的。該計數(shù)器設(shè)計為一個 9 位可編程（可變模數(shù)）可逆計數(shù)器，計數(shù)范圍是由外部置數(shù) CBA控制。假設(shè)系統(tǒng)工作無相位差，由鎖相環(huán)原理知， u1 和 u2 的相位差 0 ，異或門鑒相器輸出是一個對稱的方波，因此可逆計數(shù)器在相同的時間間隔內(nèi)進(jìn)行加或減計數(shù)，只要 k 足夠大，那么從零開始的計數(shù)就不會溢出或不夠。 若 u1始落 u2，異或門輸出不對稱 ,那么計數(shù)器加計數(shù)時間比減計數(shù)時間長，其結(jié)果計數(shù)器隨