【文章內(nèi)容簡(jiǎn)介】 ，是國(guó)際電氣和電子工程師協(xié)會(huì) IEEE 1990 年公布得 標(biāo)準(zhǔn)。它是針對(duì)現(xiàn)代超大規(guī)模集成電路測(cè)試、檢測(cè)困難而提出的基于邊界掃描機(jī)制和標(biāo)準(zhǔn)測(cè)試存儲(chǔ)口的國(guó)際標(biāo)準(zhǔn)。邊界掃描就是對(duì)含有JTAG 邏輯的集成電路芯片邊界引腳（外引腳）通過(guò)軟件完全控制和掃描觀察其狀態(tài)的方法。這種能力使得高密度的大規(guī)模集成芯片在線（在電路板上及工作狀態(tài)中）測(cè)試成為可能。其原理是在芯片的輸入 /輸出引腳內(nèi)部安排存儲(chǔ)單元，用來(lái)保存引腳狀態(tài)，并在內(nèi)部將這些存儲(chǔ)單元連接在一起，通過(guò)一個(gè) 輸入腳 TDI引入和一個(gè)輸出腳 TDO 引出。正常情況下，這些存儲(chǔ)單元（邊界單元）是不工作的，在測(cè)試模式下存儲(chǔ)單元輸入 /輸出口狀態(tài)，并在測(cè)試存儲(chǔ)口（ TAP）的控制下輸入 /輸出。 IEEE 標(biāo)準(zhǔn)公布后， TI 公司為其以后的 DSP 器件均設(shè)置符合國(guó)際標(biāo)準(zhǔn)的 JTAG 邏輯測(cè)試口，通過(guò) JTAG 測(cè)試口訪問(wèn)和調(diào)試 TI DSP 芯片。仿真電纜和DSP JTAG 測(cè)試口的連接是通過(guò)一個(gè) 14 腳的插座頭（仿真頭）來(lái)實(shí)現(xiàn)的。仿真頭上信號(hào)連接關(guān)系如圖 所示，其中主要引腳 TDI 和 TDO 是測(cè)試數(shù)據(jù)的輸入和輸出， TMS 是測(cè)試模式選擇， TCK 和 TCK— RET 是測(cè)試時(shí)鐘的輸出和返回。 第 12 頁(yè) 共 27 頁(yè) 1 23 45 67 89 1011 1213 14T M ST D IP D (V c c )T D OT C K R E TT C KE M U 0 E M U 1GNDGNDGNDN o K e y/ T R S TGND 圖 仿真頭信號(hào)連接關(guān)系圖 圖 是當(dāng)仿真器與 DSP 距離大于 時(shí)， DSP 芯片 JTAG 邏輯測(cè)試口和 14 引腳的仿真座之間的連接關(guān)系。當(dāng)二者距離小于 時(shí)，如圖 所示，它們之間可以不加緩沖驅(qū)動(dòng)器。本設(shè)計(jì)中考慮到實(shí)際操作中的方便，采用加入緩沖驅(qū)動(dòng)器。 E M U 0E M U 1T R S TT M ST D IT D OT C K仿真器接頭E M U 0E M U 1/ T R S TT M ST D IT D OT C KT C K R E TGNDGNDGNDGNDP D ( V c c )V c cV c cTMS320C5402123457891011 121314 圖 距離大于 時(shí)加入緩沖驅(qū)動(dòng)器 圖 E M U 0E M U 1T R S TT M ST D IT D OT C K仿真器接頭E M U 0E M U 1/ T R S TT M ST D IT D OT C KT C K R E TGNDGNDGNDGNDP D ( V c c )V c cV c cTMS320C5402123457891011 121314 如圖 距離小于 時(shí)不加緩沖驅(qū)動(dòng)器 圖 第 13 頁(yè) 共 27 頁(yè) 167。 一般 C54X 芯片的時(shí)鐘電路由兩種。一種是利用芯片內(nèi)部的振蕩電路與 XX2/CLK引腳之間連接的一只晶體和兩個(gè)電容組成并聯(lián)諧振電路如圖 。它可產(chǎn)生與外加晶體同頻率的時(shí)鐘信號(hào)。電容 C C2 通常在 0— 30pF 之間選擇，它們可對(duì)時(shí)鐘頻率起到微調(diào)作用。 另一種方法是采用封裝好的晶體振蕩器，將外部時(shí)鐘源直接輸入 X2/CLK 引腳，而 X1 引腳懸空，如圖 所示。由于此種方法簡(jiǎn)單方便，系統(tǒng)設(shè)計(jì)一般采用此種方法。但此方法抗干擾能力差，因此本設(shè)計(jì)中采用了無(wú)源晶振。 圖 內(nèi)部振蕩電路 圖 圖 晶體振蕩電路 圖 復(fù)位電路設(shè)計(jì) C54X DSP 可以通過(guò)復(fù)位引腳 /RS 使‘ C54X 復(fù)位到一個(gè)已知狀態(tài)。為保證第 14 頁(yè) 共 27 頁(yè) DSP 可靠復(fù)位， /RS 引腳必須為低電平，且至少保持 2 個(gè)主頻（ CLKOUT）時(shí)鐘周期。當(dāng)復(fù)位發(fā)生時(shí)， DSP 終止程序運(yùn)行，并使程序計(jì)數(shù)器 PC 復(fù)位為 0FF80H，地址總線也變成 0FF80H，數(shù)據(jù)總線為高阻， /PS、 /MSTRB 和 R//W 等信號(hào)為高電平。復(fù)位脈沖消失后約 5 個(gè)時(shí)鐘周期， DSP 開(kāi)始從 0FF80H 處取代碼執(zhí)行。 在設(shè)計(jì)復(fù)位電路 時(shí)，一般應(yīng)考慮兩種復(fù)位需求：一種是上電復(fù)位；另一種是工作中的復(fù)位。在系統(tǒng)剛接通電源時(shí)，復(fù)位電路應(yīng)處于低電平以使系統(tǒng)從一個(gè)初始狀態(tài)開(kāi)始工作。這段低電平時(shí)間應(yīng)該大于系統(tǒng)的晶體振蕩器啟振時(shí)間，以便避開(kāi)振蕩器啟振時(shí)的非線性特性對(duì)整個(gè)系統(tǒng)的影響。通常，晶振需要 100— 200ms的穩(wěn)定時(shí)間，則上電復(fù)位時(shí)間應(yīng)該 =200ms。工作中復(fù)位則要求復(fù)位的低電平至少保持 6個(gè)時(shí)鐘周期，以使芯片的初始化能夠正確完成。 1. RC 復(fù)位電路元件參數(shù)的選用 圖 24 是一個(gè)簡(jiǎn)單的是一個(gè)簡(jiǎn)單的上電復(fù)位加手動(dòng)復(fù)位電路，由圖可見(jiàn)，這是 一個(gè) RC 電路，該電路的時(shí)間常數(shù) ι =RC=50*103?*10*106uF=500ms 由一階 RC 電路的分析可知，上電后電容 C 通過(guò) Vcc 和電阻 R 充電，電容 C兩端的電壓為 VRS=(1e1/ι )*Vcc 設(shè)低電平與高電平的分界點(diǎn)為 2V，則由上式可求得復(fù)位電平由低變高的時(shí)間為 t0=ι In(1VRS/Vcc)=500*103In(12/5)ms=255ms RC 復(fù)位電路成本較低，一般情況下能夠保證系統(tǒng)正常復(fù)位。但其功耗較大，可靠性差；當(dāng)電源出現(xiàn)瞬態(tài)降落時(shí)，由于 RC 的響應(yīng) 速度較慢，無(wú)法產(chǎn)生符合要求的復(fù)位脈沖。另外電阻、電容受工作環(huán)境特別是溫度得影響較大，會(huì)給復(fù)位門限值的設(shè)計(jì)帶來(lái)困難。由于 DSP 系統(tǒng)的時(shí)鐘頻率較高 ，在運(yùn)行中極易產(chǎn)生干擾和被干擾，甚至出現(xiàn)掉電和死機(jī)現(xiàn)象，因此在 C54x 應(yīng)用系統(tǒng)中一般都不采用這種RC 復(fù)位電路，而使用性能全、價(jià)格低和可靠性高的集成自動(dòng)監(jiān)控復(fù)位芯片電路。 第 15 頁(yè) 共 27 頁(yè) / R STMS320C54XV c c50k R1 0 u FV r sC 圖 上電復(fù)位電路 圖 監(jiān)控復(fù)位芯片是微處理器系統(tǒng)的監(jiān)控復(fù)位集成電路，它提供上電復(fù)位、掉復(fù)位、電壓跌落 復(fù)位、備份電池切換和看門狗定時(shí)輸出等多種功能；可以監(jiān)控供電電源和微處理器的活動(dòng)狀態(tài)；提供復(fù)位脈沖，有效防止因時(shí)序錯(cuò)誤而出現(xiàn)的誤操作等。其中， 3只引腳的監(jiān)控復(fù)位芯片僅提供復(fù)位功能，其復(fù)位輸出方式和復(fù)位門限均可選擇。復(fù)位輸出方式有漏極開(kāi)路低電平輸出、推挽式高電平輸出及推挽式低電平輸出等。復(fù)位門限選擇范圍 — ，步長(zhǎng)為 100mV。 4 只引腳得監(jiān)控復(fù)位芯片除了提供上述功能外，還提供手動(dòng)復(fù)位功能。該功能可以通過(guò)一個(gè)手動(dòng)開(kāi)關(guān)來(lái)實(shí)現(xiàn)。 5 只以上引腳的監(jiān)控復(fù)位芯片不僅提供看門狗功能，還提供雙復(fù)位輸入或雙復(fù)位輸出等功能 。下面對(duì)這些功能作一簡(jiǎn)單介紹。 （ 1）復(fù)位輸出 根據(jù)芯片的不同可分為低電平復(fù)位或高電平復(fù)位兩種。低電平復(fù)位輸出的芯片工作原理是：當(dāng)電源電壓低于復(fù)位門限時(shí)，復(fù)位輸出電平由高變低 ，并一直保持低電平直至電源電壓高于復(fù)位門限且延遲了一個(gè)固定的復(fù)位脈沖寬度時(shí)間之后才變?yōu)楦唠娖?。高電平?fù)位輸出的芯片與上述過(guò)程剛好相反。大多數(shù) SOT 封裝的復(fù)位芯片可提供 5 種標(biāo)準(zhǔn)的復(fù)位門限。 MAX6314/MAX6315則有較寬范圍的用戶可選門限電壓，其復(fù)位門限有 — ，而級(jí)差 100mV 的各種電壓規(guī)范，最小復(fù)位延遲 時(shí)間為 1ms、 20ms、 40ms、或 等。 （ 2）看門狗功能 看門狗用來(lái)監(jiān)視微處理器的狀態(tài)。若微處理器在看門狗定義的時(shí)間內(nèi)沒(méi)有輸出，看門狗沒(méi)有收到觸發(fā)信號(hào)，則說(shuō)明軟件操作不正常（陷入死循環(huán)或掉入陷阱等），這時(shí)監(jiān)控復(fù)位芯片會(huì)立即產(chǎn)生一個(gè)復(fù)位脈沖去復(fù)位微處理器?？撮T狗的記數(shù)時(shí)間是可以選擇的。許多 5 腳以上封裝的監(jiān)控復(fù)位芯片都帶有看門狗定時(shí)器，如 MAX823 輸出低電平復(fù)位脈沖， MAX824 輸出高電平復(fù)位脈沖。而 MAX6316/MAX6317/MAX6320 還具有用戶可選定門限電壓、輸出結(jié)構(gòu)、復(fù)位時(shí)間延遲和看門狗定時(shí)延遲等多種可選功能。 第 16 頁(yè) 共 27 頁(yè) （ 3）備用電源切換和存儲(chǔ)器寫保護(hù)功能 當(dāng)電源電壓跌落到復(fù)位門限以下且低于后備電源電壓時(shí)，后備電源切換到被保護(hù)的 SRAM，保證不丟失存儲(chǔ)數(shù)據(jù)。如 MAX1691 內(nèi)含有一個(gè) 3V、 125mA/h 的鋰電池，具有對(duì) CMOS、 SRAM、或 EEPROM寫保護(hù)以及看門狗等功能。 圖 3— MAX706 組成的復(fù)位電路。 1234 5678V c cM A X 70 7W D I/ R SXFTMS320C54X 圖 3— 5 專用復(fù)位芯片 MAX706 組成的復(fù)位電路 圖 但考慮到成本因素，本系統(tǒng) 選用了 RC 復(fù)位電路，如果在要求較高的系統(tǒng)里面就應(yīng)該選擇專用復(fù)位芯片了。 167。 供電系統(tǒng)設(shè)計(jì) 現(xiàn)在的 DSP 均向著低電源電壓、低功耗方向發(fā)展，工作電壓為 甚至更低。為了進(jìn)一步降低 DSP 功耗，又不影響與外圍電路的接口， TI 新一代 DSP 內(nèi)核的 CPU 工作電壓與其片內(nèi) I/O 設(shè)備的工作電壓也不同。 I/O 設(shè)備的電源電壓（ DVdd）一般是 ， CPU 的內(nèi)核工作電壓（ CVdd）是 、 或 甚至更低。這樣，一片 DSP 上就有兩個(gè)不同得電源電壓，并且往往這兩個(gè)電源電壓加電的順序也有要求，這要根據(jù)各 個(gè)不同 DSP 芯片的數(shù)據(jù)手冊(cè)來(lái)定。所以 TI 和其他公司也提供了許多單路或雙路電源電壓供電芯片。圖 示出了使用 TI 公司的電源芯片實(shí)現(xiàn)的 TMS320C5402DSP的典型供電系統(tǒng)方案。 TMS320C5402DSP的 CPU工作電壓是 ，片內(nèi) I/O 設(shè)備工作電壓是 。 TPS76318 是將 5V 直流電壓轉(zhuǎn)換為 的電壓調(diào)整器； TPS76333 是將 5V 直流電壓轉(zhuǎn)換為 的電壓調(diào)整器。它們分別為 DSP 芯片的 CPU 和片內(nèi) I/O 設(shè)備提供工作電壓。 第 17 頁(yè) 共 27 頁(yè) IN1GND2EN3N C / F B 4OUT 5J P 11T P S 76 33 3C 12+ C 14R 121RV c cC V dd IN1GND2EN3N C / F B 4OUT 5J P 15T P S 76 31 8C 11+ C 13R 111RV c cD V dd 圖 TMS320C5402 典型供電系統(tǒng)設(shè)計(jì) 圖 在設(shè)計(jì) DSP 系統(tǒng)時(shí)，若在一個(gè)系統(tǒng)中同時(shí)存在 和 5V 系列芯片，讓兩種電壓芯片的輸入輸出直接連接是不行的，不僅會(huì)造成電平邏輯混亂，使電路不能正常工作，而且還有可能損壞元器件。在硬件電路中 DSP 芯片的引腳 CNT 可以調(diào)節(jié)DSP 輸入輸出引腳與 TTL 與 CMOS 的兼容邏輯，既當(dāng) CNT 為高電平時(shí)，為 3V 工作狀態(tài)， I/O 接口電平與 CMOS 電平兼容。當(dāng) CNT 下拉到低電平時(shí)，為 5V 工作狀態(tài)，所有 I/O 接口與 TTL 電平兼容，因此在電路設(shè)計(jì)與應(yīng)用時(shí)可以根據(jù)電路特點(diǎn)設(shè)置CNT 引腳的狀態(tài)。 167。 通過(guò) TLC320AD50 輸出的音頻信號(hào)可以用 LM386 放大輸出 LM386 典型輸入阻抗為50K，在 8 歐姆的負(fù)載下可提供幾百 mW 的功率。完全可以滿足設(shè)計(jì)的要求。圖 是音頻信號(hào)的放大電路 R520KR61KR3100RR810RC4 C8 47p+C7330u12345678+C6L M 38 6C2O U T M12J P 3O U T P U TV C C 36 音頻信號(hào)的放大電路 圖 第 18 頁(yè) 共 27 頁(yè) 167。 PWM 輸出 PWM（ Pulse Width Modulation，脈寬調(diào)制）是利用微處理器的數(shù)字輸出來(lái)對(duì)模擬電路進(jìn)行控制的一種非常有效的技術(shù)，廣泛應(yīng)用在從測(cè)量、通信到功率控制與變換的許多領(lǐng)域中。隨著電子技術(shù)的發(fā)展，出現(xiàn)了多種 PWM 技術(shù)，其中包括：相電壓控制 PWM、脈寬 PWM 法、隨機(jī) PWM、 SPWM法、線電壓控制 PWM 等， PWM 碼是一種脈寬調(diào)制碼，它的組成為 9MS 高電平和 4MS 低電平引導(dǎo)脈沖， 16 位系統(tǒng)識(shí)別碼， 8位數(shù)據(jù)正碼和 8位數(shù)據(jù)反碼。 圖 圖 圖 PWM 波 與 正弦半波 比較 圖 第 19 頁(yè) 共 27 頁(yè) 第四章 軟件設(shè)計(jì) 通過(guò) AD50 采集音頻信號(hào)，數(shù)據(jù)存放在 DRAM 里，被觸發(fā)某一事件后回放，在存儲(chǔ)語(yǔ)音信號(hào)過(guò)程中可以考慮采用語(yǔ)音壓縮。