【正文】 編注。 經過實驗表明，本設計實現的基于 DSP語音錄放系統具有如下優(yōu)點： 1)音頻數據占用資源少 2)聲音保真度高 3)開發(fā)難度低 4)語音芯片與 DSP接口電路簡單 5)體積小 DSP 是一個全新的知識 ,是當今電子發(fā)展的趨勢 ,通過本設計 ,使我對 DSP 技術有了一個系統的了解 ,但它作為一個新的高科技 ,其中的奧妙無窮 ,在這方面我還存在很大的差距 ,希望我以本次學習與實踐為基礎 ,今后 能在電子方面尤其是 DSP技術方面有所成就 . 第 28 頁 共 27 頁 參考文獻 [1].陳金鷹 主編 . DSP技術及應用 .機械工業(yè)出版社 ,2020 [2].蘇濤等 編著 . DSP接口電路設計與編程 .西安電子科技大學出版社 ,2020 [3].程佩清 主編 . 數字信號處理 . 清華大學出版社 ,2001 [4].徐盛等 編著 . 數字信號處理器開發(fā)實踐 .上海交通大學出版社 ,2020 [5].胡凌等 編著 . 數字信號處理系統的應用和設計 .上海交通大學出版社 ,2020 [6].周建江等 編著 . TMS320C54X DSP結構原理及應用 .北京航空航天大學出版社 ,2001 [7].歐光軍等 編著 .DSP集成開發(fā)環(huán)境 CCS開發(fā)指南 .北京航空航天大學出版社 ,2020 [8].王念旭 編著 .DSP基礎與應用系統設計 .北京航空航天大學出版社 ,2000 [9].韓紀慶 張磊 鄭鐵 編著 .語音信號處理 .清華大學出版社 ,2020 [10]. 胡廣書 .數字信號處理 — 理論、算法與實現。它既可作為整體設計 ,又可配合電機作為錄音電話 ,還可經稍許修改應用于 IP 電話或 可視電話上。 167。 總體調試包 括系 統的初始化、軟硬件的聯合調試等。如正常 ,說明 TMS320VC5402 部分的硬件正常。設置好硬件和軟件后，就可以將程序下載到 DSP 進行錄放音功能了。 PWM 輸出 PWM（ Pulse Width Modulation，脈寬調制）是利用微處理器的數字輸出來對模擬電路進行控制的一種非常有效的技術，廣泛應用在從測量、通信到功率控制與變換的許多領域中。它們分別為 DSP 芯片的 CPU 和片內 I/O 設備提供工作電壓。 供電系統設計 現在的 DSP 均向著低電源電壓、低功耗方向發(fā)展，工作電壓為 甚至更低。看門狗的記數時間是可以選擇的。下面對這些功能作一簡單介紹。由于 DSP 系統的時鐘頻率較高 ，在運行中極易產生干擾和被干擾，甚至出現掉電和死機現象，因此在 C54x 應用系統中一般都不采用這種RC 復位電路，而使用性能全、價格低和可靠性高的集成自動監(jiān)控復位芯片電路。 在設計復位電路 時，一般應考慮兩種復位需求：一種是上電復位；另一種是工作中的復位。電容 C C2 通常在 0— 30pF 之間選擇，它們可對時鐘頻率起到微調作用。仿真頭上信號連接關系如圖 所示，其中主要引腳 TDI 和 TDO 是測試數據的輸入和輸出， TMS 是測試模式選擇， TCK 和 TCK— RET 是測試時鐘的輸出和返回。 JTAG 在線仿真調試接口電路設計 JTAG（ Joint test access group）標準，是國際電氣和電子工程師協會 IEEE 1990 年公布得 標準。 7) 如果發(fā)送端不是幀信號主控端（幀同步由外部輸入），設置 /XRST=1 或第 11 頁 共 27 頁 /RRST=1，使之退出復位態(tài)，此時作為從屬的收發(fā)端已準備好接收幀同步信號 。如果在此之前芯片曾復位，則這步可省略。設置/XRST=/RRST=0 將分別使發(fā)送和接收復位， /GRST 將使采樣率發(fā)生器復位。 CPU 位或 DMA控制器可以對其余的寄存器進行操作，這些寄存器及其地址映射列于表 表 地址 子地址 名稱縮寫 寄存器名稱 McBSP0 McBSP1 McBSP2 RBR[1,2] 接收移位寄存器 1， 2 RSR[1,2] 接收緩沖寄存器 1， 2 第 9 頁 共 27 頁 XSR[1,2] 發(fā)送移位寄存器 1， 2 0020H 0040H 0030H DRR2x 數據接收寄存器 2 0021H 0041H 0031H DRR1x 數據接收寄存器 1 0022H 0042H 0032H DXR2x 數據發(fā)送寄存器 2 0023H 0043H 0033H DXR1x 數據發(fā)送寄存器 1 0038H 0048H 0034H SPSAx 子地址寄存器 0039H 0049H 0035H 0000H SPCR1x 串口控制寄存器 1 0039H 0049H 0035H 0001H SPCR2x 串口控制寄存器 2 0039H 0049H 0035H 0002H RCR1x 接收控制寄存器 1 0039H 0049H 0035H 0003H RCR2x 接收控制寄存器 2 0039H 0049H 0035H 0004H XCR1x 發(fā)送控制寄存器 1 0039H 0049H 0035H 0005H XCR2x 發(fā)送控制寄存器 2 0039H 0049H 0035H 0006H SRGR1x 采樣率發(fā)生寄存器 1 0039H 0049H 0035H 0007H SRGR2x 采樣率發(fā)生寄存器 2 0039H 0049H 0035H 0008H MCR1x 多通道寄存器 1 0039H 0049H 0035H 0009H MCR2x 多通道寄存器 2 0039H 0049H 0035H 000AH RCERAx 接收通道使能寄存器 A 0039H 0049H 0035H 000BH RCERBx 接收通道使能寄存器 B 0039H 0049H 0035H 000CH XCERAx 發(fā)送通道使能寄存器 A 0039H 0049H 0035H 000DH XCERBx 發(fā)送通道使能寄存器 B 0039H 0049H 0035H 000EH PCRx 引腳控制寄存器 McBSP 通過一系列存儲器映射控制寄存器來進行配置和操作，采用子地址尋址方式。 McBSP 的引腳功能如表 表 McBSP 的引腳功能 表 McBSP 控制模塊包括內部時鐘發(fā)生器、幀同步信號發(fā)生器以及控制電路和多通道選擇 4 部分。因此使用時方便靈活。本設計采用 TI 公司的音頻編解碼器 TLC320AD50 與 DSP 芯片進行 A/D 和 D/A 接口。 下面對這幾個方面逐個進行簡單的分析介紹，并對此語音錄放電路的總體實現和各部分功能模塊的論證一選定最終的方案。為此，本設計將介紹一種在單片內集成有 ADC 通道和DAC通道的模擬接口器 件 TLC320AD50(（簡稱 AD50）是 TI 公司生產的 SIGMADELTA第 2 頁 共 27 頁 型單片音頻接口芯片（ AIC） )與 TMS320VC5402 緩沖串口進行接口的設計方法，同時通過對這種接口電路的硬件進行軟件編程來實現音頻信號的采集與回放。語音處理系統的實時性、功 耗 低 、體積 小 、以及對語音信號的保真 度都是很影響系統性能的關鍵因素。 在很多語音處理的系統中需要用到語音錄放系統 ,將現場的聲音錄下 ,供以后回放 ,或者對這些聲音進行相關的特征分析與處理。 關鍵詞 : TMS320C5402。 TMS320C5402 DSP 芯片 I 167。 信號輸出 模塊 17 167。 系統概述 2 第二章 方案論證 2 167。 A/D 和 D/A 接口模塊設計 4 167。 程序模塊 20 第五章 系統功能檢驗 24 167。例如：語音廣告播放，公交車報站系統，火車站進站預告， 各類 喊話器、語音玩具等電子產品。s TMS320C5402 and AIC to tonic train signalling gathering which puts, Emphatically introduced the system hardware circuit design and TMS320C5402 and TLC320AD50C realization audio frequency gathering and realtime returns to the software design flow which puts. Finally carries on the system debugging, realizes honorable person real sound gathering and returns puts. Keywords: DSP 。也可以將采樣電路、 ADC、 DSP 芯片及外部存儲器設計在一塊電路板上 ,但是這樣實現有困難。 它 提出的設計方案 ,將數據的采集和處理經 DSP 在現場處理 ,保存在硬盤中 ,供下次回放使用 ,很好地解決了以上問題。DSP 技術的應用領域也越 來 越廣，尤其在音頻處理領域。 DSP芯片 DSP芯片對數據處理的特殊結 構使它能輕松的完成一些特殊算法 ,實現數據的快速處理 .并對數據進行壓縮處理得到高壓縮比的語音壓縮數據 .它自帶抗混疊濾波和平滑濾波結構等使得它具有單片機無法與之媲美的優(yōu)勢 . 由于大眾對生活品質的提 高，帶動了消費類電子產品的需求，而聲音在電子產品上的呈現要求， 從 “聆聽音樂”進階到“聽覺享受”。因此在 TLC320AD50和輸入信號 之間只需連接一階的 RC濾波器，實現抗混疊輸入低通濾波即可。 第 6 頁 共 27 頁 圖 與 TMS320C5402 的接口圖 167。‘ C54X 內部 CPU 對 McBSP 操作，利用 16 位控制寄存器，通過片內外設總線進行存取控制。子塊數據寄存器（ SPSDx）指定子地址寄存器中數據的讀 /寫，其子地址映射方式如表 所示。 McBSP 的控制信號，如時鐘、幀同步和時鐘源都是可以設置的。 3) 設置 SPCR 寄存器中 /GRST=1 時采樣率發(fā)生器退出復位狀態(tài)，內部的時鐘信號 CLKG 開始由選定的時鐘源按預先設定的分頻比驅動。 9) 如果 FSGM=1（幀同步由采樣率發(fā)生器產生），設置 /FRST=1，使能幀同步產生， 8 個 CLKG 周期后開始輸出第一個幀同步信號。這種能力使得高密度的大規(guī)模集成芯片在線（在電路板上及工作狀態(tài)中）測試成為可能。本設計中考慮到實際操作中的方便，采用加入緩沖驅動器。但此方法抗干擾能力差，因此本設計中采用了無源晶振。通常，晶振需要 100— 200ms的穩(wěn)定時間，則上電復位時間應該 =200ms。復位輸出方式有漏極開路低電平輸出、推挽式高電平輸出及推挽式低電平輸出等。高電平復位輸出的芯片與上述過程剛好相反。 第 16 頁 共 27 頁 （ 3）備用電源切換和存儲器寫保護功能 當電源電壓跌落到復位門限以下且低于后備電源電壓時，后備電源切換到被保護的 SRAM，保證不丟失存儲數據。這樣，一片 DSP 上就有兩個不同得電源電壓，并且往往這兩個電源電壓加電的順序也有要求，這要根據各 個不同 DSP 芯片的數據手冊來定。當 CNT 下拉到低電平時，為 5V 工作狀態(tài)，所有 I/O 接口與 TTL 電平兼容，因此在電路設計與應用時可以根據電路特點設置CNT 引腳的狀態(tài)。 167。這三部分調試都要借助于 TMS320VC5402 的仿真器進行調試。 軟件調試 在硬件調試完成以后 ,就可以根據設計的要求編寫系統的功能模塊軟件。等待狀態(tài)數的設置 。 系統的失真度和頻響檢驗 為了進一步檢驗系統的功能 ,作者又做了失真度和頻響測試檢驗 1) 失真度檢驗 。為保持 AD采樣的穩(wěn)定性 ,模擬地和數字地應分開 ,但在一點接地 。 PowerPCB高速電子電路設計與應用。語音信號在 PC中的存儲。本系統結構合理 ,設計簡潔緊湊 ,能實現較長時間的語音壓縮 ,主觀測評合成語音達到通信質量。調試完畢后 ,把程序調入 FLASH 系統就可獨立運行了。 cmd 文件來配置存儲器空間。運行仿真系統軟件 ,看仿真系統能否正常運行。 （ 1） CMD 文件 的配置如下： MEMORY { PAGE 0: VECS: origin = 0xff80, length = 0x80 PROG: origin = 0