【正文】 ............................................. 17 語(yǔ)音處理 DSP模塊 ........................................................................................ 18 程序存儲(chǔ)器、數(shù)據(jù) FALSH 模塊 .................................................................... 19 數(shù)據(jù)存儲(chǔ)器 SRAM 模塊 .................................................................................. 20 CPLD 時(shí)序邏 輯控制電路 ............................................................................... 21 電源電路設(shè)計(jì) ................................................................................................ 22 設(shè)計(jì)完整電路原理圖 .................................................................................... 26 5 本系統(tǒng)的軟件設(shè)計(jì) ................................................................................................ 27 存儲(chǔ)器配置程序（ ） ........................................................................ 27 中斷向量表程序（ ） ................................................................ 28 應(yīng)用程序 ........................................................................................................ 31 語(yǔ)音芯片初始化程序 ......................................................................... 34 6 系統(tǒng)設(shè)計(jì)中應(yīng)注意的問(wèn)題 .................................................................................... 39 7 總結(jié) ........................................................................................................................ 40 致謝 .............................................................................................................................. 41 參考文獻(xiàn) ...................................................................................................................... 42 東 華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè)論文 緒論 緒 論 概述 語(yǔ)音信號(hào)處理技術(shù) 【 1】 是數(shù)字信號(hào)處理技術(shù)的重要組成部分，如今高速發(fā)展的語(yǔ)音信號(hào)處理技術(shù)已在音頻信息的處理、傳輸和存儲(chǔ)等方面得到廣泛應(yīng)用 。 目前， DSP 的價(jià)格越來(lái)越低，性能價(jià)格比日益提高，具有巨大的應(yīng)用潛力 。 20 世紀(jì) 90 年代，語(yǔ)音信息的產(chǎn)生、處理、傳輸?shù)戎饕幵谀M信號(hào)時(shí)代，對(duì)語(yǔ)音處理的發(fā)展具有很大的極限性 。 DSP的大量算法程序存放在外部 FLASH中 ,系統(tǒng)初始化后 ,通過(guò)外圍的音效控制改變處理器中的算法參數(shù) ,以得到不同的聲音效果 。 第五章 :系統(tǒng)的軟件設(shè)計(jì)，介紹了系統(tǒng)的軟件實(shí)現(xiàn) 。 與 TMS320C54X系列的其他芯片相比 ,VC5402以其獨(dú)有的高性能、低功耗和低價(jià)格特性 ,VC5402適用于無(wú)線調(diào)制解調(diào)器、機(jī)頂盒 (STB)、下一代個(gè)人數(shù)字助理 (PDA)、集群電話、局域網(wǎng)電話和各種話音應(yīng)用等單信道通信客戶終端和數(shù)字無(wú)線通信等嵌入式系統(tǒng) ,以 100 MI/s提供極優(yōu)性價(jià)比的通用解決方案 。 系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路 （ ASIC， Application Specific Integrated Circuit） 芯片，而且希望 ASIC 的設(shè)計(jì)周期盡可能短，最好是在實(shí)東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè)論文 系統(tǒng)方案設(shè)計(jì) 驗(yàn)室里就能設(shè)計(jì)出來(lái)合適的 ASIC【 9】 芯片，并且立即投入實(shí)際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場(chǎng)可編程邏輯器件 FPLD，其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場(chǎng)可編程陣列 FPGA 和復(fù)雜可編程邏輯器件 CPLD。 通常情況下 ,要求 CPU內(nèi)核電源先于或同步于 I/O上電 ,二者時(shí)間相差不能太長(zhǎng)(一般不能大于 1S,否則會(huì)影響器件的壽命或損壞器件 )。 VC5402的多通道帶緩沖的串行口 McBSP的硬件部分是基于標(biāo)準(zhǔn)串行口的 。 AIC23和 DSP的無(wú)縫連接如圖 2所示 ,數(shù)字控制口 (SCLK,SDIN,/CS)與 McBSP1相連 ； 數(shù)字音頻 (LRCOUT,LRCIN,DOUT,DIN,BCLK)與 McBSP0相連 。 比如在字長(zhǎng) 16bit(即左右聲道的采樣各為 16 bit),幀長(zhǎng)為 32 bit的情 況下 ,采用 DSP Mode幀信號(hào)寬度 1 bit即可 。 每取一次 ,完成一次乘法 累加 。5402 具有高性能、低功耗和低價(jià)格等特點(diǎn) 。 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè) (論文 ) 主要芯片介紹 (4)智能外設(shè) 。 引腳控制寄存器 (PCR)既包含 McBSP 的狀態(tài)信息，也 包含配置信息 。 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè) (論文 ) 主要芯片介紹 Ol:訪問(wèn) HPI的數(shù)據(jù)寄 存器 HPID,并且地址寄存器 HPIA 自動(dòng)加 1或 減 1 10:訪問(wèn) HPI的地址寄存器 HPIA，對(duì)該寄存器進(jìn)行讀或?qū)懖僮?。 即分支控制輸入引腳，被用來(lái)監(jiān)視外圍設(shè)備的狀態(tài) 。 VC5402及以后的 VC54x 系 列芯片所引入的 McBSP 功能除了用作一般的 BSP 外，在兩種情況下，其部分串口管腳（ CLKX、 FSX、 DX、 CLKR、 FSR、 DR）還可以被用作 GPIO，這兩種情況是： （ 1）相關(guān)的串口處在復(fù)位狀態(tài)，即，串口控制寄存器 SPCR〔 2〕的（ R／ X） RST 位為 0； （ 2）相關(guān)的串口被允許用作 GPIO，即，管腳控制寄存器 PCR 的（ R／ X） IOEN位置 1。 當(dāng) McBSP 中具有發(fā)送功能的部分引腳被選作 GPIO時(shí)， PCR 中的 DXSTAT 位的值被送到 DX。 如圖 2 所示 ,通過(guò)設(shè)置 MODE 引腳為零 ,使 TLC320AIC23 控制接口的三個(gè)引腳 / CS、 SDIN、 SCL K 工作在 SPI 方式 , 接收 DSP 發(fā)出的指令 。 Cpld 主要是由可編程邏輯宏單元（ LMC， Logic Macro Cell） 圍繞中心的可編程互連矩陣單元組成，其中 LMC 邏輯結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的 I/O單元互連結(jié)構(gòu)，可由用戶根據(jù)需要生成特定的電路結(jié)構(gòu)，完成一定的功能 。 這些寄存器連接起來(lái)形成了邊界掃描鏈 ， 一般芯片都提供幾條邊界掃描鏈 。 TRST( Test Reset Inp ut)TAP 控制器復(fù)位信號(hào) 。 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè) (論文 ) 主要芯片介紹 表 33 引腳功能 TCK 時(shí)鐘信號(hào) GND 信號(hào)地 TDO 數(shù)據(jù)接收端 VCC 電源 TMS JTAG 編程端口控制器 TDI 數(shù)字發(fā)送端 GND 信號(hào)地 其他 懸空 TPS767D318 的主要特點(diǎn)及引腳功能 TPS767D318 的特點(diǎn) TPS767D318 是 TI 公司推出的雙路低壓差電源調(diào)整器 , 主要應(yīng)用在需要雙電源供電的 DSP 設(shè)計(jì)中。 + 3 . 3 V+ 3 . 3 VC60 . 1 UC50 . 1 UC20 . 1 U415InM I C12 C410UC310U415OutS P E AKR14 . 7 KR L I N E I19M I C I N18L H P O U T9M I C B I A17V M I D16L O U T12R O U T13AVDD14AGND15B V D D1C L K O U T2B C L K3D I N4L R C I N5DOUT6L R C O U T7H P V D D8CS21M O D E22S D I N23S C L K24X T I /M C25X T O26DVDD27DGND28H P G N D11R H P O U T10L L I N E I20A I CT L v 3 2 0 A2 3C710U+ 3 . 3 VM C L KCSD O U TF S I ND I NF S O U TB C L K 0C110US D I NS C L K 圖 6 語(yǔ)音采集與輸出電路 在這個(gè)語(yǔ)音處理平臺(tái)上，利用 TMS320VC5402 的 McBsp1 對(duì) AIC 初始化，利用McBsp0 與 AIC 進(jìn)行語(yǔ)音信號(hào)傳輸 。 實(shí)現(xiàn) DSP 與 FLASH、SRAM 連接的組合邏輯電路如圖 12示 。 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè) (論文 ) 硬件各模塊實(shí)現(xiàn) A0A1A2A3A4A5A6A7A8A9A 1 0A 1 1A 1 2A 1 3A 1 4F L A S H / O EF L A S H / C E+ 3. 3 VA 1 51A 1 42A 1 33A 1 24A 1 15A 1 06A88A97A718A619A520A421A322A124A223V S S27/ C E26/ O E28/ W E11DQ029D Q 1 545D Q 1 443D Q 1 341D Q 1 239D Q 1 136D Q 1 034DQ932DQ830DQ744DQ642DQ540DQ335DQ438DQ233DQ131V S S46VDD37A 1 648A025A 1 717F l a s h3 9 V F 4 0 0F L A S H / W ED 1 5D 1 4D 1 3D 1 2D 1 1D 1 0D9D8D7D6D5D4D3D2D1D0A 1 5 圖 10 外部程序數(shù)據(jù)存儲(chǔ)器 FLASH 電路 數(shù)據(jù)存儲(chǔ)器 SRAM 模塊 為了擴(kuò)大數(shù)據(jù)存儲(chǔ)空間，該語(yǔ)音處理平臺(tái)上還擴(kuò)展一片 Cypress 公司的 64K SRAM，其原理圖如圖 11示 。 由于具有上述優(yōu)點(diǎn)，使得 AIC23 是一款非常理想的音頻模擬 I/O 器件，可以很好的應(yīng)用在隨聲聽（如 CD， MP3……）、錄音機(jī)等數(shù)字音頻領(lǐng)域 【 17】 。 對(duì)于 TAP 接口的操作指令 ,各個(gè)芯片廠商都有一些不同的 內(nèi)容 ,在 JTAG 協(xié)議中主要規(guī)定了 BYPASS , IDCODE , IN TEST , EXTEST , SAM2PL E/ PRELOAD , RUNBIST , CLAMP , HIGHZ ,USERCODE 等的命令 ,指令編碼后通過(guò) TAP送到指令寄存器實(shí)現(xiàn)不同的操作 。 TDO( Test Data O