【文章內容簡介】 如圖 1所示 ,AIC23有兩個數(shù)字接口 ,其一是由 /CS,SDIN,SCLK和 MODE構成的數(shù)字控制接口 ,通過它將芯片 的控制字寫入 AIC23。 從而控制 AIC23的功能 。 另一組是由LRCIN,DIN,LROUT,DOUT和 BLCK組成的數(shù)字音頻接口 ,AIC23的數(shù)字音頻信號接口從這個接口接收或發(fā)出 。 圖 1 AIC23結構圖 在模擬信號接口方面 ,AIC23有 4組 ： 由 RLINEIN和 LLINEIN組成的線路輸入接口 ； 由 MICIN構成的 MIC(傳聲器輸入 )接口 ； 由 RHPOUT和 LHPOUT組成的耳機驅動電路和芯片時鐘輸入輸出 、 半壓輸入管腳 。 AIC23和 DSP的無縫連接如圖 2所示 ,數(shù)字控制口 (SCLK,SDIN,/CS)與 McBSP1相連 ； 數(shù)字音頻 (LRCOUT,LRCIN,DOUT,DIN,BCLK)與 McBSP0相連 。 東華理工大學長江學院畢業(yè)論文 系統(tǒng)方案設計 圖 2 AIC23和 DSP的接口圖 在工作方式上 ,DSP為主 (Master)， AIC23為從 (Slave)。 在對音頻芯片 AIC23的內部寄存器進行配置時 ,發(fā)現(xiàn)它的控制字傳輸有兩種方式 ,SPI(即同串行、三線 )模式和 I2C(兩線 )模式 ,兩種模式由硬件決定 。 MODE腳接高電平時 ,控制字傳送用SPI模式 ； 如果 MODE腳接低電平時 ,則 采用 I2C模式 。 由于 DSP沒有提供 I2C接口 ,于是采用 SPI模式 。 DIN為輸入串行數(shù)據 ,SCLK為串行時鐘 ,控制字共 16位 ,由高位開始傳輸 ,在時鐘的上升沿鎖存每一位數(shù)據 ,當 16位控制數(shù)據 (一個控制字 )傳輸完畢后 ,CS產生一個上升沿將控制字鎖存到 AIC23內部 。 AIC23的數(shù)字音頻接口支持 I2S(通用音頻格式 )模式 ,也支持 DSP模式 (專為與 TIDSP連接模式 ),在此采用DSP模式 。 DSP模式工作時 ,它的幀寬度可以為一個 bit長 。 比如在字長 16bit(即左右聲道的采樣各為 16 bit),幀長為 32 bit的情 況下 ,采用 DSP Mode幀信號寬度 1 bit即可 。 音頻信號處理與實現(xiàn) 通過設計一個 FIR【 15】 低通濾波器對輸入的音樂進行濾波輸出 ,來說明對音頻信號處理的實現(xiàn)過程 ,由此可以推廣到其他的處理方法 。 FIR濾波器的差分方程是 ： ? ? ??? ??11 )(Ni iNbi Xny 式中 :x(n)為輸入序列 ； y(n)為輸出序列 ； bi為濾波器系數(shù) ； N為濾波器的階數(shù) 。 對式 (1)進行 Z變換 ,整理后可以得到 FIR濾波器的傳遞函數(shù)為東華理工大學長江學院畢業(yè)論文 系統(tǒng)方案設計 ? ? ? ?? ? ZbizX zYzH Ni????? 10 取音頻信號的采樣率為 48kHz,每幀 信號采樣點為 64個 ,歸一化截止頻率為 3kHz,窗函數(shù)為漢明窗 ,利用 MATLAB得到低通 FIR濾波器 ,其函數(shù)為 B=FIR1(N,Wn) (3)式中 :B是濾波器系數(shù) ； N是濾波器階數(shù) 。Wn是濾波器的截止頻率 。 由式 (3)可求得低通濾波器系數(shù) B。 在 VC5402的數(shù)據存儲器中開辟一個 N=64單元的緩沖區(qū) (滑窗 ),用來存放最新的 64個輸入樣本 。 取樣時從最新的樣本開始 ,讀完最后一個樣本 (最老樣本 )后 ,輸入最新樣本來代替最老樣本 ,數(shù)據位不變 。 每取一次 ,完成一次乘法 累加 。 采用 z1算法來實現(xiàn)對音頻的濾波處理 。 z1算法 即為一種乘法 累加運算 ,即不斷輸入樣本 x(n),經過 z1延時后 ,再進行乘法 累加 ,最后輸出濾波結果 y(n)。 系統(tǒng)硬件方案設計 整個硬件系統(tǒng)設計包括七個部分：一是 TMS320vc5402 SP處理系統(tǒng) ； 二是語音采集與輸出模塊 ； 三是 FLASH，程序和數(shù)據存儲模塊 ； 四是擴展存儲 SRAM模塊 ；五是時序控制模塊 ； 六是 JTAG接口模塊 ； 七是電源電路模塊 。 方案設計框圖如 3所示 ： 圖 3 系統(tǒng)方案原理圖外擴 64K SRAM CY7C1021V 外擴 256K FLASH SSTVF400 無源晶振 音頻 Codec TLV320AIC23 復位邏輯 JTAG 接口 JTAG 接口 DSP TMS320VC5402 CPLD EMP7064 Line In Line Out 電源模塊 東華理工大學長江學院畢業(yè) (論文 ) 主要芯片介紹 3 主要芯片介紹 TMS320VC5402【 16】 功能介紹 作為 DSP家族高性價比代表的 16 位定點 DSP 芯片， VC5402 適用于語音通信等實時嵌入應用場合 。 與其它℃ 54X芯片一樣， VC5402 有高度靈活的可操作性和高速的處理能力 。 1） 其性能如下：操作速率可達 100MIPS； 具有先進的多總線結構，三條 16位數(shù)據存儲器總線和一條程序存儲器總線 ； 40 位算術邏輯單元 (ALU)，包括一個40位桶形移位器和兩個 40 位累加器 ； 一個 17 X 17 乘法器和一個 40 位專用加法器，允許 16 位帶 /不帶符號數(shù)的乘法 ； 整合維特比加速器，用于提高維特比編譯碼的速度 ； 單周期 正規(guī)化及指數(shù)譯碼 ； 8個輔助寄存器及一個軟件棧，允許使用業(yè)界最先進的定點 DSP C 語言編譯器 ； 數(shù)據 /程序尋址空間為 1Mx 16bit，內置 4K X 16bit ROM 和 16k X 16bit RAM； 內置可編程等待狀態(tài)發(fā)生器、鎖相環(huán)(PLL)時鐘產生器、兩個多通道緩沖串口、一個與外部處理器通信的 8 位并行 HPI口、兩個 16位定時器以及 6通道 DMA 控制器且低功耗 。 與’ C54X 系列的其它芯片相比， 39。5402 具有高性能、低功耗和低價格等特點 。 它采用 6級流水線，且當RPT(重復指令 )時，一些多周期的指令就變成了單周期的 指令 ； 芯片內部 RAM 和ROM 可根據 PMST 寄存器中的 OVLY 和 DROM 位靈活設置 。 這些都有利于算法的優(yōu)化 。 2） TMS320VC5402 主要片內外設包括： 軟件可編程狀態(tài)發(fā)生器和分區(qū)轉換邏輯單元 增強的 8 位主機接口 HPI(HPI8) 兩個多通道帶緩沖串行接口 (McBSP ) 兩個定時器 一個帶鎖相環(huán) (PLL)的時鐘發(fā)生器 一個直接存儲器訪問 (DMA)控制器 其特點如下： (1)運算速度快 。 VC5402 指令周期為 1Ons/a (2)優(yōu)化的 CPU 結構 。 內部還集成 了維特比加速器，用于提高維特比編譯碼的速度 。 (3)低功耗方式 。 TMS320C54x 的主要特點是低功耗，可以在 或 工作，有三個低功耗方式 :IDLE 1, IDLE2, IDLE3 指令，可以節(jié)省 DSP 的功耗 。 東華理工大學長江學院畢業(yè) (論文 ) 主要芯片介紹 (4)智能外設 。 除了標準的串行口和時分復用 (TDM)串行口外，還提供了自動緩沖串行口 BSP(autoBuffered Serial Port)和與外部處理器通信 HPI(Host Port Interface)接口 。 BSP 可提供 2K 字數(shù)據緩沖的讀寫能力，降低處理器的額外開銷，當指令周期是 lOns 時， BSP 的最大數(shù)據吞吐量為 1OOMbit/s，即使在IDLE 方式下， BSP 也可以全速工作 。 HPI 可以與外部標準的微處理器直接接口[Pl0]。 TMS320VC5402 處理器在本系列中處于先進水平 。 它具有運算速度快，內部存儲空間大，外部接口性能好等優(yōu)點 。 所以選擇了技術上比較先進，價格又較便宜的 VC5402 作為硬件開發(fā)對象 。 下面結合 VC5402 的實際情況，介紹一下該芯片的體系結構，并介紹內存分配，這在程序編寫及調試過程中占有十分重要的位置 。 引腳控制寄存器 (PCR)既包含 McBSP 的狀態(tài)信息，也 包含配置信息 。 TMS320VC5402 的增強 8 位主機接口 (HPI8)， HPI8 是一個 8 位的并行接口，可以將主機設備或主機處理器和 TMS320VC5402 連接起來 。 主機利用 HPI 訪問VC5402 的片內 RAM，實際上是通過讀寫 HPI8 的數(shù)據和地址寄存器來實現(xiàn)的 。VC5402 的 HPI8為 8位，一個內存單元就必須通過兩次對 HPI8 的讀寫來完成 。 表 31 HPI 管腳定義 管腳 狀態(tài) 功能 HDOHD7 I/O/Z HPI接口數(shù)據線 HAS I 地址鎖存使能 (ALE)或地址選通 HBIL I 字節(jié)識別輸入 。 識別傳輸?shù)牡?1或第 2個字節(jié) HCNTL0/1 I 主機控制輸入，選擇對 HPIA, HPIC或 HPID寄存器的訪問 HCS I 片選信號，作為 HPI的使能輸入 。 HDS1 HDS2 I 讀選通和寫選通或數(shù)據選通 HINT O/Z 主機中斷輸入 HRDY O/Z HPI準備輸出 HR/W I 讀 /寫輸入 HPI8有兩種工作模式 :RAM 共享和主機訪問模式 。 在 RAM 共享模式下，主機和 DSP 都可以訪問 HPI 的共享內存， 主 機訪問模式下，只有 主 機可以訪問片內 機接口的引 腳定義如表 :HCNTLI, HCNTLO 控制信號的的狀態(tài)和當前傳輸?shù)臄?shù)據類型 : 00:訪問 HPI的控制寄存器 HPIC，對該寄存器進行讀或寫操作 。 東華理工大學長江學院畢業(yè) (論文 ) 主要芯片介紹 Ol:訪問 HPI的數(shù)據寄 存器 HPID,并且地址寄存器 HPIA 自動加 1或 減 1 10:訪問 HPI的地址寄存器 HPIA，對該寄存器進行讀或寫操作 。 11:訪問 HPI的數(shù)據寄存器 HPID，對地址寄存器 HPIA 無影響 。 HPI 準備引腳 (HRDY)允許為準備輸入的主機插入等待狀態(tài)，這樣就可以調整主機對 HPI 的訪問速度 。 當 HRDY 直于刻 用 于來自 C54X CPU， 則它 不必滿足主機時 序要求，該 信 號 可 以使用外部邏輯實現(xiàn)同步 。 因 為具有以 上 特性，使 HPI 為各 工 業(yè)標準主機設備提供了靈活而有效的 接口，另外 HPI 大大簡化了主機和 DSP 之問的數(shù)據交換 。 VC54x 系列的 一些引腳介紹 GPIO，即指能為外圍設備提供信號輸出和從外圍設備輸入信號到 DSP 的引腳 。 這些管腳能通過軟件提供多用途的輸入和輸出信號 。 所有的 VC54x 系列提供兩個 GPIO： /BIO 和 XF。 即分支控制輸入引腳，被用來監(jiān)視外圍設備的狀態(tài) 。 在時間要求苛刻的循環(huán)中，在不允許受干擾的情況下，可根據引腳 的狀態(tài)（即外圍設備的狀態(tài)）來決定分支轉移的去向，以替代中斷 。 XC2， BIO 表示如果 /BIO 引腳為低電平，則執(zhí)行后面的 1 條雙字或 2條單字指令 ； 否則，執(zhí)行 2條 NOP 指令 。 XF 即外部標志輸出引腳，它受軟件控制，可以用來向外部器件發(fā)信號 。 用SSBX 指令可以將 ST1 的 XF 位置 1， XF 腳輸出高電平 。 同理， RSBX 指令使 XF腳輸出低電平 。 BIO 和 XF 通常被用作異步通信時的握手信號 。 McBSP 用作 GPIO VC5402 是 VC54x 系列中最早引入多通道緩沖串行口（ McBSP）的芯片 。 VC5402及以后的 VC54x 系 列芯片所引入的 McBSP 功能除了用作一般的 BSP 外，在兩種情況下，其部分串口管腳（ CLKX、 FSX、 DX、 CLKR、 FSR、 DR）還可以被用作 GPIO，這兩種情況是： （ 1）相關的串口處在復位狀態(tài)，即，串口控制寄存器 SPCR〔 2〕的（ R／ X） RST 位為 0； （ 2）相關的串口被允許用作 GPIO，即，管腳控制寄存器 PCR 的（ R／ X） IOEN位置 1。 管腳控制寄存器（ PCR）給出了 McBSP 的管腳作為通用 I／ O口時的配置情況，如圖 4所示 。 15 14 13 12 11 10 9 8 Rsvd XIOEN PIOEN FSXM FSRM CLKXM CLKRM R R/W R/W R/W R/W R/W R/W 7