【正文】 使 McBSP 復位。子塊數(shù)據(jù)寄存器（ SPSDx）指定子地址寄存器中數(shù)據(jù)的讀 /寫，其子地址映射方式如表 所示。如果接收或發(fā)送字長 R/XWDLEN 被指定為 1或 16 位模式時， DRRRBR RSR DXR XSR2 等寄存器不能進行寫、讀和移位操作?！?C54X 內(nèi)部 CPU 對 McBSP 操作，利用 16 位控制寄存器，通過片內(nèi)外設總線進行存取控制。 （ 2） McBSP 結(jié)構(gòu)及工作原理 McBSP 內(nèi)部結(jié)構(gòu)如圖所示，包括數(shù)據(jù)通路和控制通路兩部分，并通過 7 個引腳與外部器件相連。 第 6 頁 共 27 頁 圖 與 TMS320C5402 的接口圖 167。還可以通過設置寄存器的值來確定器件的操作和執(zhí)行模式。因此在 TLC320AD50和輸入信號 之間只需連接一階的 RC濾波器，實現(xiàn)抗混疊輸入低通濾波即可。 A/D和 D/A 接口模塊 設計 TMS320C54X 有多個 McBSP（多通道緩沖串口），通常用于 A/D 轉(zhuǎn)換器和 D/A 轉(zhuǎn)換器的數(shù)據(jù)傳遞接口。 DSP芯片 DSP芯片對數(shù)據(jù)處理的特殊結(jié) 構(gòu)使它能輕松的完成一些特殊算法 ,實現(xiàn)數(shù)據(jù)的快速處理 .并對數(shù)據(jù)進行壓縮處理得到高壓縮比的語音壓縮數(shù)據(jù) .它自帶抗混疊濾波和平滑濾波結(jié)構(gòu)等使得它具有單片機無法與之媲美的優(yōu)勢 . 由于大眾對生活品質(zhì)的提 高，帶動了消費類電子產(chǎn)品的需求，而聲音在電子產(chǎn)品上的呈現(xiàn)要求， 從 “聆聽音樂”進階到“聽覺享受”。因此，該音頻編解 碼芯片與 54xDSP 的結(jié)合是移動數(shù)字音頻錄放系統(tǒng)、現(xiàn)場語音采集系統(tǒng)的理想解決 方案。DSP 技術(shù)的應用領域也越 來 越廣，尤其在音頻處理領域。但關(guān)鍵問題是怎樣在 DSP 系統(tǒng)中十分容易且高效地實現(xiàn)這些轉(zhuǎn)換，而這必然涉及到接口電路的設計。 它 提出的設計方案 ,將數(shù)據(jù)的采集和處理經(jīng) DSP 在現(xiàn)場處理 ,保存在硬盤中 ,供下次回放使用 ,很好地解決了以上問題。目前，在很多語音處理系統(tǒng)中都用到了語音錄放模塊，采集現(xiàn)場的聲音并存儲起來供以后回放。也可以將采樣電路、 ADC、 DSP 芯片及外部存儲器設計在一塊電路板上 ,但是這樣實現(xiàn)有困難。 HARDDISKCIRCULT 第 1 頁 共 27 頁 第一章 概 述 167。s TMS320C5402 and AIC to tonic train signalling gathering which puts, Emphatically introduced the system hardware circuit design and TMS320C5402 and TLC320AD50C realization audio frequency gathering and realtime returns to the software design flow which puts. Finally carries on the system debugging, realizes honorable person real sound gathering and returns puts. Keywords: DSP 。最后進行系統(tǒng)調(diào)試，實現(xiàn)真人真聲的采集和回放。例如：語音廣告播放，公交車報站系統(tǒng)，火車站進站預告， 各類 喊話器、語音玩具等電子產(chǎn)品。 附錄：配置詳解 I 167。 程序模塊 20 第五章 系統(tǒng)功能檢驗 24 167。 供電系統(tǒng)設計 16 167。 A/D 和 D/A 接口模塊設計 4 167。 系統(tǒng)背景 1 167。 系統(tǒng)概述 2 第二章 方案論證 2 167。 MCBSP 多通道緩沖串口 6 167。 信號輸出 模塊 17 167。5 .1 系統(tǒng)調(diào)試 24 硬件調(diào)試 25 軟件調(diào)試 25 167。 TMS320C5402 DSP 芯片 I 167。 DSP 能處理大量信號、處理速度快性價比高 ，其高品質(zhì)的表現(xiàn)結(jié)果成為數(shù)字信號產(chǎn)品的核心，而現(xiàn)階段音頻信號通 過 DSP 進行處理的依賴程度也日益增加。 關(guān)鍵詞 : TMS320C5402。TMS320C5402。 在很多語音處理的系統(tǒng)中需要用到語音錄放系統(tǒng) ,將現(xiàn)場的聲音錄下 ,供以后回放 ,或者對這些聲音進行相關(guān)的特征分析與處理。因為對語音的采樣頻 率一般為 8kHz ,如果每個樣本用 8bit 表示 ,則一秒鐘語音就需要 64kbit 的存儲空間 ,對于外接存儲器來講 ,使用過多 ,不但成本高 ,而且占用空間。語音處理系統(tǒng)的實時性、功 耗 低 、體積 小 、以及對語音信號的保真 度都是很影響系統(tǒng)性能的關(guān)鍵因素。 TMS320VC5402（以下簡稱 C5402）是 TI（德州儀器）公司 1999 年 10 月推出的性價比極高的定點數(shù)字信號處理器（ DSP）。為此，本設計將介紹一種在單片內(nèi)集成有 ADC 通道和DAC通道的模擬接口器 件 TLC320AD50(（簡稱 AD50）是 TI 公司生產(chǎn)的 SIGMADELTA第 2 頁 共 27 頁 型單片音頻接口芯片（ AIC） )與 TMS320VC5402 緩沖串口進行接口的設計方法，同時通過對這種接口電路的硬件進行軟件編程來實現(xiàn)音頻信號的采集與回放。目前，在很多語音處理統(tǒng)中都用到了語音錄放模塊 ，采集現(xiàn)場的聲音并存起來供以后回放。 下面對這幾個方面逐個進行簡單的分析介紹，并對此語音錄放電路的總體實現(xiàn)和各部分功能模塊的論證一選定最終的方案。其市場前景廣闊。本設計采用 TI 公司的音頻編解碼器 TLC320AD50 與 DSP 芯片進行 A/D 和 D/A 接口。 TLC320AD50 通過同步串行接口與 DSP 相連接。因此使用時方便靈活。 McBSP 多通道緩沖串口 C54X 提供高速、雙向、多通道帶緩沖串口 McBSP(Multichannel buffered serial port)。 McBSP 的引腳功能如表 表 McBSP 的引腳功能 表 McBSP 控制模塊包括內(nèi)部時鐘發(fā)生器、幀同步信號發(fā)生器以及控制電路和多通道選擇 4 部分。如圖 所示，數(shù)據(jù)發(fā)送過程為：首先寫數(shù)據(jù)于數(shù)據(jù)發(fā)送寄存器 DXR[1， 2]，然后通過發(fā)送移位寄存器 XSR[1， 2]將數(shù)據(jù)經(jīng)引腳 DX移出發(fā)送。 CPU 位或 DMA控制器可以對其余的寄存器進行操作，這些寄存器及其地址映射列于表 表 地址 子地址 名稱縮寫 寄存器名稱 McBSP0 McBSP1 McBSP2 RBR[1,2] 接收移位寄存器 1， 2 RSR[1,2] 接收緩沖寄存器 1， 2 第 9 頁 共 27 頁 XSR[1,2] 發(fā)送移位寄存器 1， 2 0020H 0040H 0030H DRR2x 數(shù)據(jù)接收寄存器 2 0021H 0041H 0031H DRR1x 數(shù)據(jù)接收寄存器 1 0022H 0042H 0032H DXR2x 數(shù)據(jù)發(fā)送寄存器 2 0023H 0043H 0033H DXR1x 數(shù)據(jù)發(fā)送寄存器 1 0038H 0048H 0034H SPSAx 子地址寄存器 0039H 0049H 0035H 0000H SPCR1x 串口控制寄存器 1 0039H 0049H 0035H 0001H SPCR2x 串口控制寄存器 2 0039H 0049H 0035H 0002H RCR1x 接收控制寄存器 1 0039H 0049H 0035H 0003H RCR2x 接收控制寄存器 2 0039H 0049H 0035H 0004H XCR1x 發(fā)送控制寄存器 1 0039H 0049H 0035H 0005H XCR2x 發(fā)送控制寄存器 2 0039H 0049H 0035H 0006H SRGR1x 采樣率發(fā)生寄存器 1 0039H 0049H 0035H 0007H SRGR2x 采樣率發(fā)生寄存器 2 0039H 0049H 0035H 0008H MCR1x 多通道寄存器 1 0039H 0049H 0035H 0009H MCR2x 多通道寄存器 2 0039H 0049H 0035H 000AH RCERAx 接收通道使能寄存器 A 0039H 0049H 0035H 000BH RCERBx 接收通道使能寄存器 B 0039H 0049H 0035H 000CH XCERAx 發(fā)送通道使能寄存器 A 0039H 0049H 0035H 000DH XCERBx 發(fā)送通道使能寄存器 B 0039H 0049H 0035H 000EH PCRx 引腳控制寄存器 McBSP 通過一系列存儲器映射控制寄存器來進行配置和操作，采用子地址尋址方式。這種方法的好處是可以將多 個寄存器映射到一個較小的存儲器空間。設置/XRST=/RRST=0 將分別使發(fā)送和接收復位， /GRST 將使采樣率發(fā)生器復位。 McBSP 中各個模塊的啟動 /激活次序?qū)Υ诘恼２僮鳂O為重要。如果在此之前芯片曾復位，則這步可省略。如果McBSP 收發(fā)部分的時鐘和幀同步信號都是由外部輸入，則這一步可省略。 7) 如果發(fā)送端不是幀信號主控端（幀同步由外部輸入），設置 /XRST=1 或第 11 頁 共 27 頁 /RRST=1，使之退出復位態(tài)，此時作為從屬的收發(fā)端已準備好接收幀同步信號 。如果 FSGM=0，將在每次 DXR 向 XSR 中復制數(shù)據(jù)時產(chǎn)生幀同步， /FRST 位無效。 JTAG 在線仿真調(diào)試接口電路設計 JTAG（ Joint test access group）標準，是國際電氣和電子工程師協(xié)會 IEEE 1990 年公布得 標準。其原理是在芯片的輸入 /輸出引腳內(nèi)部安排存儲單元，用來保存引腳狀態(tài)，并在內(nèi)部將這些存儲單元連接在一起，通過一個 輸入腳 TDI引入和一個輸出腳 TDO 引出。仿真頭上信號連接關(guān)系如圖 所示，其中主要引腳 TDI 和 TDO 是測試數(shù)據(jù)的輸入和輸出， TMS 是測試模式選擇， TCK 和 TCK— RET 是測試時鐘的輸出和返回。 E M U 0E M U 1T R S TT M ST D IT D OT C K仿真器接頭E M U 0E M U 1/ T R S TT M ST D IT D OT C KT C K R E TGNDGNDGNDGNDP D ( V c c )V c cV c cTMS320C5402123457891011 121314 圖 距離大于 時加入緩沖驅(qū)動器 圖 E M U 0E M U 1T R S TT M ST D IT D OT C K仿真器接頭E M U 0E M U 1/ T R S TT M ST D IT D OT C KT C K R E TGNDGNDGNDGNDP D ( V c c )V c cV c cTMS320C5402123457891011 121314 如圖 距離小于 時不加緩沖驅(qū)動器 圖 第 13 頁 共 27 頁 167。電容 C C2 通常在 0— 30pF 之間選擇，它們