【正文】 清華大學出版社， 2000 [11].蘇濤等 .高性能 DSP與高速實時信號處理 .西安電子科技大學出版社 ,2002 [12].張偉雄等 .DSP芯片的原理 與開發(fā)應用 (第二版 ).電子工業(yè)出版社 ,2002 [13].劉益成 編著 . TMS320C54XX DSP應用程序設計與開發(fā)。 第 27 頁 共 27 頁 總 結 本設計中較詳細的介紹了 DSP硬件電路的設計及軟件的實現， DSP是高速器件，其電路設計的好壞直接影響其功能的實現 ,因此電路的設計與一般電路有很多不同 .如采用無源晶振 。 作者用系統收錄了一分鐘的語音信號 ,經過重放后聽得很清楚 ,感覺不到失真 ,滿足語音錄放的要求。系統初始化包括 :中斷矢量的重定位 。接下來調試 TMS320VC5402 的外圍硬件。 第五章 系統功能檢驗 167。隨著電子技術的發(fā)展，出現了多種 PWM 技術，其中包括：相電壓控制 PWM、脈寬 PWM 法、隨機 PWM、 SPWM法、線電壓控制 PWM 等， PWM 碼是一種脈寬調制碼，它的組成為 9MS 高電平和 4MS 低電平引導脈沖， 16 位系統識別碼， 8位數據正碼和 8位數據反碼。 第 17 頁 共 27 頁 IN1GND2EN3N C / F B 4OUT 5J P 11T P S 76 33 3C 12+ C 14R 121RV c cC V dd IN1GND2EN3N C / F B 4OUT 5J P 15T P S 76 31 8C 11+ C 13R 111RV c cD V dd 圖 TMS320C5402 典型供電系統設計 圖 在設計 DSP 系統時，若在一個系統中同時存在 和 5V 系列芯片，讓兩種電壓芯片的輸入輸出直接連接是不行的，不僅會造成電平邏輯混亂，使電路不能正常工作，而且還有可能損壞元器件。為了進一步降低 DSP 功耗，又不影響與外圍電路的接口， TI 新一代 DSP 內核的 CPU 工作電壓與其片內 I/O 設備的工作電壓也不同。許多 5 腳以上封裝的監(jiān)控復位芯片都帶有看門狗定時器，如 MAX823 輸出低電平復位脈沖， MAX824 輸出高電平復位脈沖。 （ 1）復位輸出 根據芯片的不同可分為低電平復位或高電平復位兩種。 第 15 頁 共 27 頁 / R STMS320C54XV c c50k R1 0 u FV r sC 圖 上電復位電路 圖 監(jiān)控復位芯片是微處理器系統的監(jiān)控復位集成電路，它提供上電復位、掉復位、電壓跌落 復位、備份電池切換和看門狗定時輸出等多種功能；可以監(jiān)控供電電源和微處理器的活動狀態(tài)；提供復位脈沖，有效防止因時序錯誤而出現的誤操作等。在系統剛接通電源時，復位電路應處于低電平以使系統從一個初始狀態(tài)開始工作。 另一種方法是采用封裝好的晶體振蕩器，將外部時鐘源直接輸入 X2/CLK 引腳，而 X1 引腳懸空，如圖 所示。 第 12 頁 共 27 頁 1 23 45 67 89 1011 1213 14T M ST D IP D (V c c )T D OT C K R E TT C KE M U 0 E M U 1GNDGNDGNDN o K e y/ T R S TGND 圖 仿真頭信號連接關系圖 圖 是當仿真器與 DSP 距離大于 時， DSP 芯片 JTAG 邏輯測試口和 14 引腳的仿真座之間的連接關系。它是針對現代超大規(guī)模集成電路測試、檢測困難而提出的基于邊界掃描機制和標準測試存儲口的國際標準。新的幀同步中斷信號（（ R/X） INT M=10B）將喚醒該收發(fā)端。 2) 設置采樣率發(fā)生器寄存器（ SRGR）、串口控制寄存器（ SPCR）、引腳控制寄存器（ PCR）和接收控制寄存器（ RCR）為需要的值。復位后，整個串口初始化為默認狀態(tài)。 McBSP 通過復接器將一組子地址寄存器復接到存儲器映射的一個位置上。主要功能是產生內部時鐘、幀同步信號，并對這些信號進行控制、多通道的選擇，產生中斷信號 RINT 和 XINT，出發(fā) CPU 的發(fā)送和接收中斷以及產生同步事件 REVTA、 XEVTA、 REVT 和 XEVT 觸發(fā) DMA 接收和發(fā)送 同步事件。 TLC320AD50 的內部結構如下圖 所示： 圖 的內部結構 圖 因為 TLC320AD50 僅僅有一個幀同步信號，所以將‘ C54X/FSR 和‘ C54X/FSX幀同步信號與 TMS320AD50/FS 引腳相連接，‘ C54X/CLKX 和‘ C54X/CLKR 時鐘同步控制信號與 TMS320AD50/SCLK 引腳相連接。 TLC320AD50 提供了高分辨率的模擬信號轉換電路，即數模 (D/A)轉換和模 數（ A/D）轉換。 167。 167。 設計采用的高速芯片，能夠很好的解決系統的實時性；采用 TMS320C5402 的數字編解碼芯片 以下簡稱 TMS320C5402 (5402)具有位采樣精度 高 ，錄音回放模式下僅 的 16~32 23mW 低 功耗 的特點 。對于語音的錄放系統 ,有多種設計方法。CCS。 TMS320C5402 DSP 芯片的主要特征 II 第 II 頁 共 III 頁 167。 PWM 輸出 18 第四章 軟件設計 19 167。 采用單片機實現語音回放 2 167。 采用 DSP 芯片 3 第三章 系統硬件設計 3 167。 程序框圖 19 167。 5402 主控板的硬件連接框圖 III 基于 DSP 語音錄放電路的設計與實現 摘 要 語音錄放電路以其實用、高效、多功能而被廣泛應用于現代生活中的各個場合。 TLC320AD50C；語音錄放 第 III 頁 共 III 頁 The programming of audio collection and return based on DSP Abstract DSP can process the massive signals, the processing speed quick also the cost is low, its high quality performance bees the digital signal product core, But the present stage tonic train signalling perates DSP to carry on processing the level of dependency also day by day to increase. Uses the fast cost low DSP chip and the precise audio frequency connection chip carries on processing for the tonic train signalling, Can satisfy the modern populace the request which high grade enjoys to the seeing and hearing. This article introduced (simulation connection electric circuit) the chip TLC320AD50C realization with returns to the method by TI Corporation39?？梢杂寐暱ú杉? ,通過網卡傳送到其他處理器 (或 PC)上 ,但這樣就需要將 PC 放在錄音現場 ,在某些特定場合不適用 。因此，該音頻編解碼芯片與 54x DSP 的結合是可移動數字音頻錄放系統、現場語音采集系統的理想解決方案。 本系統主要包括 :對語音信號進行放大、濾波、采樣、 A/D 轉換等的預處理部分 . 經過實驗表明，本設計實現的基于 DSP 語音錄放系統具有如下優(yōu)點： 1)音頻數據占用資源少 2)聲音保真度高 3)開發(fā)難度低 4)語音芯片與 DSP 接口電路簡單 5)體積小 第二章 方案論 證 信息技術和超大規(guī)模集成電路工藝的不斷發(fā)展，大地推動了 DSP 的發(fā)展。 其 系統框圖如下 : 第 3 頁 共 27 頁 圖 采用單片機實現語音回放 系統框圖 因單片機接口有限 ,在一些測量系統中有時要擴展外圍接口電路 .且單片機由于固有的結構特點 ,對高速率的外圍語音芯片存在速度匹配問題 ,因此只能在對語音要求不高的情況下使用 . 167。該接口芯片采用了重復采樣的∑ ?技術，并且在 A/D 轉換前，信號經過內插濾波器的濾波處理，和抽樣濾波器的濾波處理。如圖 所示為 TLC320AD50 與TMS320C5402 DSP 的連接。 第 8 頁 共 27 頁 DRDXC L K XC L K RFSXFSRC L K SRIN T X IN T RE V T X E V T RE V T A X E V T A時鐘和幀同步信號發(fā)生和控制多通道選擇RS RX S RRBR擴展壓縮D RRDXRS P CRRCRX CRS RG RP CRM CRRCE RX CE R 圖 內部結構 圖 在時鐘信號和幀同步信號的控制下，接收和發(fā)送通過 DR 和 DX 引腳與外部器件直接通信。復接器由子塊地址寄存器（ SPSAx）控制。所有計數器及狀態(tài)標志均被復位，包括接收狀態(tài)標志 RFULL、 RRDY 及 RSYNCERR；發(fā)送狀態(tài)標志 /XEMPTY、 XRDY、及 XSYNCERR。注意不要 改變第一步設置的位。 8) 使幀信號主控端退出復位態(tài)。邊界掃描就是對含有JTAG 邏輯的集成電路芯片邊界引腳（外引腳）通過軟件完全控制和掃描觀察其狀態(tài)的方法。當二者距離小于 時，如圖 所示，它們之間可以不加緩沖驅動器。由于此種方法簡單方便，系統設計一般采用此種方法。這段低電平時間應該大于系統的晶體振蕩器啟振時間，以便避開振蕩器啟振時的非線性特性對整個系統的影響。其中， 3只引腳的監(jiān)控復位芯片僅提供復位功能，其復位輸出方式和復位門限均可選擇。低電平復位輸出的芯片工作原理是：當電源電壓低于復位門限時，復位輸出電平由高變低 ，并一直保持低電平直至電源電壓高于復位門限且延遲了一個固定的復位脈沖寬度時間之后才變?yōu)楦唠娖?。?MAX6316/MAX6317/MAX6320 還具有用戶可選定門限電壓、輸出結構、復位時間延遲和看門狗定時延遲等多種可選功能。 I/O 設備的電源電壓（ DVdd）一般是 ， CPU 的內核工作電壓（ CVdd）是 、 或 甚至更低。在硬件電路中 DSP 芯片的引腳 CNT 可以調節(jié)DSP 輸入輸出引腳與 TTL 與 CMOS 的兼容邏輯，既當 CNT 為高電平時，為 3V 工作狀態(tài)， I/O 接口電平與 CMOS 電平兼容。 圖 圖 圖 PWM 波 與 正弦半波 比較 圖 第 19 頁 共 27 頁 第四章 軟件設計 通過 AD50 采集音頻信號，數據存放在 DRAM 里，被觸發(fā)某一事件后回放，在存儲語音信號過程中可以考慮采用語音壓縮。 系統調試 整個系統的調試包括三個部分 :硬件調試、軟件調試和總體調試。調試方法是針對不同的外圍硬件 ,編寫相應的小程序來讓該硬件運行 ,以驗證硬件功能正常與否。工作時鐘的設置 。 167。電源使用專用 DSP 的專用供電芯片 。北京航空航天大學出版社 ,2002 [14].李剛 .數字信號微處理器的原理及其開發(fā)應用 .天津大學出版社 ,2002 [15]. .數字信號處理 .科學出版社 ,1981 [16]. 曾峰，鞏海洪，曾波