第一章集成電路制造工藝(編輯修改稿)
2025-03-25 22:31 本頁面
【文章內(nèi)容簡介】 P+ P+ P P N+ N+ N+ N+ C E C E B 16 微電子教研中心 集成電路設(shè)計原理 習(xí)題 P14: 工藝流程及光刻掩膜版的作用 （ 1） ①② 識版圖 集成度與工藝水平的關(guān)系 工作電壓與材料的關(guān)系 17 微電子教研中心 集成電路設(shè)計原理 167。 MOS集成電路 工藝 (P5~11) 18 微電子教研中心 集成電路設(shè)計原理 思考題 ？各自的作用是什么？ （ LOCOS ) ？ （ Local Oxidation of Silicon) (Self Aligned )？ 4. N阱的作用是什么？ 5. NMOS和 PMOS的源漏如何形成的？ ？ 19 微電子教研中心 集成電路設(shè)計原理 N阱硅柵 CMOS工藝 主要流程 （ 參考 P阱硅柵 CMOS工藝 流程） P+/P外延片 P型單晶片 20 微電子教研中心 集成電路設(shè)計原理 PSub N阱硅柵 CMOS工藝 主要流程（續(xù)） 2. 氧化、光刻 N阱 (nwell) 21 微電子教研中心 集成電路設(shè)計原理 N阱硅柵 CMOS工藝 主要流程（續(xù)） 3. N阱注入， N阱推進(jìn)，退火，清潔表面 N阱 PSub 22 微電子教研中心 集成電路設(shè)計原理 PSub N阱 N阱硅柵 CMOS工藝 主要流程（續(xù)） 4. 長薄氧、長氮化硅、光刻場區(qū) (active反版 ) 23 微電子教研中心 集成電路設(shè)計原理 PSub N阱硅柵 CMOS工藝 主要流程（續(xù)） （ LOCOS） , 清潔表面 (之前可做 N管場區(qū)注入和 P管場區(qū)注入，提高場開啟；改善襯底和阱的接觸，減少閂鎖效應(yīng)） 24 微電子教研中心 集成電路設(shè)計原理 PSub N阱硅柵 CMOS工藝 主要流程（續(xù)） 6. 柵氧化 ,淀積多晶硅，多晶硅 N+摻雜，反刻多晶 （ polysilicon—poly)（之前可作開啟電壓
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1