半導體工藝基礎之續(xù)表面鈍化(編輯修改稿)
2025-03-19 12:23 本頁面
【文章內容簡介】 。 當 V增加到使 ?S ? ?B（ 費米勢），半導體表面反型，電容隨偏壓的變化開始分散： （ a） 當信號頻率足夠低時，空間電荷區(qū)少子的產(chǎn)生跟得上信號變化，對電容有貢獻。 MOS電容經(jīng)過最小值后隨柵壓而增加，在 V 0時， C = Cox， 如圖中低頻曲線（ a）。 （ b） 當信號頻率很高時，少子來不及產(chǎn)生，對電容沒有貢獻，耗盡層繼續(xù)隨 V變寬，直到 ?S ? 2?B， 表面強反型。反型電荷對外電場的屏蔽作用使耗盡區(qū)達到最大值 W m不再變寬， MOS電容達到最小值。 金屬功函數(shù)、氧化硅中電荷對 CV特性的影響 167。 主要的鈍化方法一、集成電路鈍化的一般步驟 典型集成電路制造過程中至少包含三個鈍化工序步驟： 襯底氧化層（特別是 MOS集成電路中的柵氧化層）生長過程中的鈍化。 通常采用含氯氧化，或 HCl 處理氧化石英管。 襯底和金屬化層之間或多層金屬化層之間絕緣隔離氧化層的鈍化工藝。 通常采用磷硅玻璃鈍化工藝，為降低回流溫度，有時采用硼磷硅玻璃鈍化。 芯片的最終鈍化層。 常采用 SiO2+Si3N4(或 Al2O3) 或磷硅玻璃。其中， SiO2 主要用作為 Si3N4 應力緩解層。 二、含氯氧化 鈍化可動離子 （ 1）鈍化效果與氯含量及氧化條件有關 （ a） HCl/O2 濃度比達到 3~4% 時，可使 Na+幾乎完全鈍化； （ b） 氧化溫度低于 1050℃ 時，含氯氧化對可動離子的鈍化、收集作用消失； （ c） 含氯氧化對可動離子的鈍化作用僅在干氧氧化中存在，濕氧氧化中不存在。 （ 2）鈍化 Na+的機理 （ a） 高溫過程中氯進入 SiO2， 在 Si/SiO2界面處與三價硅和過剩硅離子結合，以氯 硅 氧復合體結構形式存在。 （ b） 當 Na+運動到 Si/SiO2界面時，氯 硅 氧復合體中的 Cl與 Na+之間較強的庫侖力將 Na+束縛在 Cl周圍，使 Na+固定化和中性化，形成如下結構： 改善 SiO2膜的擊穿特性 SiO2中的擊穿機構主要是隧道電流。 Na+在 Si/SiO2界面附近的聚積，將增強 Si/SiO2界面區(qū)的電場強度，尤其是 Na+分布的不均勻性，導致局部電場強度很大，使隧道電流增大以至擊穿。含氯氧化固定和中性化 Na+， 從而改善 SiO2 的擊穿特性。 降低界面態(tài)密度和固定正電荷密度，減少氧化層錯，提高少子壽命。 含氯氧化可以減小 Si/SiO2 界面的三價硅和過剩硅原子；含HCl 和 C2HCl3 氧化中產(chǎn)生的具有高度活性的 H+ 可以填充懸掛鍵； HCl 和 C2HCl3 具有萃取 Cu 等重金屬雜質的功能。三、磷硅玻璃（ PSG） 和硼磷硅玻璃（ BPSG） 鈍化 PSG和 BPSG的特點 （ 1） PSG對 Na+具有較強的捕集和阻擋作用； BPSG對 Na+的阻擋作用比 PSG強 30~150倍。 （ 2） PSG在 1000℃ 左右的溫度下熔融回流，從而減小布線的臺階； BPSG的熔融回流溫度比 PSG低 100~200℃ 。 PSG膜存在的缺點 （ 1） PSG層的極化效應 PSG中的電偶極子在無外電場時是雜亂無章的。當器件加偏壓時這些電偶極子沿外場形成整齊的排列，產(chǎn)生極化效應，影響器件的穩(wěn)定性。 PSG中磷濃度愈高，極化效應愈嚴重。 （ 2） PSG的吸潮性 PSG的吸水性強。 PSG中的磷易與水汽反應生成磷酸而腐蝕鋁布線，加速器件的失效；膜的粘附性變壞，光刻易脫膠等。 PSG鈍化膜中磷含量不應超過 8% （ P的重量百分數(shù)），5% 最佳；厚度不應超過 1?m。 PSG鈍化膜中磷含量過低會降低PSG膜對 Na+的提取、固定和阻擋作用，鈍化效果不佳。 BPSG膜中 B、 P含量各約 4% ，此時膜的極化效應和吸潮能力最小，而吸雜和阻擋堿離子的能力均優(yōu)于 PSG膜。 PSG（ BPSG） 的制備 采用氫化物作源的常壓低溫化學氣相淀積技術（ LTCVD）生長 PSG或 BPSG 。 淀積完成后，還應在 N2或惰性氣體中， 700~1000℃ 范圍內處理 5~15min。 目的是提高膜的質密度及抗蝕性。這個過程稱為增密 。 四、氮化硅（ Si3N4） 鈍化膜 特點 （ 1）與 SiO2相比具有如下優(yōu)點 （ a） 對可動離子（
教學課件相關推薦
鄂ICP備17016276號-1