1-pld發(fā)展概述(編輯修改稿)
2025-03-16 09:03 本頁面
【文章內(nèi)容簡(jiǎn)介】 。常用門電路在 PLD中的表示法(a)與門； (b)或門； (c)輸入緩沖器； (d)三態(tài)輸出緩沖器； (e)非門基本 PROM結(jié)構(gòu) 基本 PLA結(jié)構(gòu) 基本 PAL結(jié)構(gòu) 基本 GAL結(jié)構(gòu) GAL器件宏單元結(jié)構(gòu) 低密度 PLD器件比較高密度 PLD器件? CPLD? FPGAAltera的 MAX7000系列主要包括 ? 邏輯陣列塊 (LogicArrayBlockLAB)? 宏單元 (MacroCell)? 擴(kuò)展 /并行乘積項(xiàng)? 可編程連線陣列(ProgrammableInterconnectArrayPIA)? IO控制塊 AlteraMAX7000系列 結(jié)構(gòu)圖 4個(gè)相似的邏輯陣列塊 LAB（ Logic Array Block） 每個(gè) LAB中有 16個(gè)宏單元此芯片有 64個(gè)宏單元可編程的 I/O控制塊可控制每個(gè) I/O引腳單獨(dú)為三種工作方式：輸入、輸出和雙向芯片內(nèi)部的所有單元都是通過內(nèi)連矩陣 PIA連接起來主要組成：LAB邏輯陣列塊PIA可編程內(nèi)聯(lián) 矩陣I/O控制塊可編程內(nèi)連矩陣 PIA（ ProgrammableInterconnectionArray）PIA信號(hào)來源 :專用輸入引腳I/O引腳宏單元的輸出編程單元：它控制兩輸入端的與門是否傳送對(duì)應(yīng)的 PIA信號(hào)去 LAB，實(shí)現(xiàn)軟開關(guān)作用
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1