【文章內容簡介】 中的 t個或更少個錯誤的任意組合，稱之為能糾正t個錯誤的二元本原 BCH碼。 BCH碼是循環(huán)碼的一類，因此，它具有分組碼、循環(huán)碼的一切性質。但它明確界定了碼長，校驗位數(shù)目，碼的最小距離之間的關系?？梢钥闯鏊男阅茌^好，在同樣的編碼效率下，糾錯能力均較強，故可在無線通信系統(tǒng)中獲得廣泛應用。 根據 BCH碼的定義，若 a是 ( )中的本原元，又碼長為 ，能糾正 t個錯誤的二元 BCH碼的生成多項式 g(x)是 ( )上的次數(shù)最低的多項式，它以 為根，即對于 1≦ i≦ 2t，有 ( ) 。根據 ( )域的性質，這些根的共軛元也是 ( ) 的根。 基于 FPGA 的 BCH 碼編 /譯碼器的設計與實現(xiàn) 6 令 ( )是 的最小多項式，則必有 ( ) * ( ) ( ) ( ) ( ) + 式中 LCM表示最小公倍數(shù)。對于偶數(shù)的 j， 可以寫成 （其中 i為奇數(shù)， ， ），此時，因為 ( ) 是 的共軛元，所以 和 有相同的最小多項式 ( ) ( )，從而可知 BCH碼的生成多項式 g(x)可寫成 ( ) * ( ) ( ) ( ) ( ) + 因為每個最小多項式的次數(shù)為 m，所以 ( )次數(shù)至多為 ，即碼元的校驗位數(shù)目為 nk，至多等于 。由于 a為本原元 (它生成 ( )中所有非零元素 )，也由于是由 a和 a的共軛元的最小多項式生成 BCH碼的生成多項式，故稱上述方法生成的 BCH碼為本原 BCH碼。 BCH 譯碼原理 我們知道， BCH碼是一種特殊的循環(huán)碼，所以，循環(huán)碼和線性分組碼的譯碼方法對于 BCH碼是完全適用的。但 BCH碼在譯碼上也有特殊性，因為 BCH碼有它的特殊結構，即生成多項式的根與校驗矩陣 H有很好的聯(lián)系。 設 BCH碼的碼字多項式為 : ( ) 若 ( )( )是生成多項式 g(x)的根，由于生成多項式 g(x)能除盡碼字多項式 v(x),則 必然也是 v(x)的根，故有： ( ) ( ) ( ) (31) 寫成矩陣形式為： 由式 (31)和校驗矩陣 H的定義可得到： (33) 其中 ( )是碼字矢量，而 是校驗矩陣 H的轉置矩陣。 基于 FPGA 的 BCH 碼編 /譯碼器的設計與實現(xiàn) 7 若 是 的共軛元，則當且僅當 ( ) 時，也有 ( ) 。即若 ( )與校驗矩陣 H的第 i行的內積為零，則它與 H的第 j行的內積也為零。因此，可以省去矩陣 H的第 i行的內積為零，則它與 H的第 j行的內積也為零。因此，可以省去矩陣 H的第 j行。對于 BCH碼，可省去偶數(shù)項，校驗矩陣 H可寫成如下形式： 例如，對于 (15,7)BCH碼的生成多項式 ( ) ，其根為 ， ， ， ，但只有 ， 是獨立的，所以校驗矩陣 H為 在對 BCH碼進行譯碼時，如果發(fā)生 t個錯誤，那么一般要找出這 t個錯誤的位置，同時求出這些錯誤的值 (即錯誤大小 )。在二進制中，不是“ 1”錯成“ 0”，就是“ 0”錯成 “ 1”，所以，錯誤值總是等于 ，只要求出錯誤位置就夠了?？梢詮陌殡S方程來得到錯誤位置多項式。如，對于上述 (15,7)BCH碼，若錯誤除在第 i， j位，則伴隨式為 其中 s有兩個分量，即 組合上面兩式可得 所以 和 都是 基于 FPGA 的 BCH 碼編 /譯碼器的設計與實現(xiàn) 8 (34) 的根。式 (34)被稱為錯誤多項式。通過試探法可以解出根 和 。 3 BCH(57,44,6)編碼器的設計與實現(xiàn) BCH(57,44,6)編碼器設計 BCH碼的結構完全建立在有限域的基礎上，可以通過近世代數(shù)的方法來精確描述。 BCH(57,44,6)是一個系統(tǒng)循環(huán)碼，可以通過如下步驟實現(xiàn)： ○ 1 用 乘以消息多項式 m(x)； 基于 FPGA 的 BCH 碼編 /譯碼器的設計與實現(xiàn) 9 ○ 2 用生成多項式 g(x)除 ( )得到余式 b(x)(校驗位多項式 )； ○ 3 構成碼字多項式 ( ) ( ) ( )。 實現(xiàn) BCH(57,44,6)編碼的關鍵是要找出改碼的生成多項式 g(x)。給定了碼長和糾錯能力可以通過如下方法來構造此碼的生成多項式 g(x): 由于 BCH(57,44,6)代碼是以二元擴域 ( )到二元域 ( )的變換為基礎的，故首先找到一個 6次本原多項式 ( ) ,產生一個 ( )擴域；然后在 ( )上找到一個本原元，利用本原多項式 p(x)的根 計算 2t個連續(xù)冪次根 a， ， 所對應的 GF(2)域上的最小多項式 ( ) ， ( ) ， ( ) ，這里 t為 BCH代碼能糾正差錯的個數(shù)， BCH(57,44,6)碼可以糾正兩個錯誤，即t=： ( ) * ( ) ( ) ( ) + 通過上式的生成多項式 g(x)，就可以構成 BCH(57,44,6)編碼器。通過 g(x)可以獲得該 BCH系統(tǒng)碼編碼電路圖如下圖所示： 圖 31 BCH(57,44,6)編碼電路圖 基于 FPGA 的 BCH 碼編 /譯碼器的設計與實現(xiàn) 10 上圖中當門 1閉合，門 2開時，編碼器接收信息的輸入，并且直接將信息作為編碼信息輸出。 44次移位后信息位全部送入如上電路，完成出發(fā)作用，此時移位寄存器內保留了余式的系數(shù)，在二進制情況下就是校驗元。此時，門 1關，門 2開，在經過 13次移位后，把移位器中的校驗碼元全部輸出，與原先 44位信息元組成了一個長為 57位的碼字。從而完成 BCH編碼器的輸出。 VHDL 實現(xiàn)及仿真結果 下面 舉例說明 （ 57,44,6） BCH編碼器的編碼過程，假定輸入消息序列為： data_in=(11101101110010111010100110000111011001010100),因為 （ 57,44,6）BCH碼是系統(tǒng)碼，故控制電路在輸入數(shù)據 din的前 44拍時發(fā)控制信號給輸出電路使編碼器輸出碼元 data_out 等于 din； 44拍結束時，除法電路的內容就是余式，在接下來的 13拍，輸出電路在控制電路的控制下依次輸出余數(shù) 1100111010011，至此 57拍對一個輸入數(shù)據的編碼完成。 （ 57， 44， 6） BCH編碼器的完整編碼輸出序列為： data_out=111011011100101110101001100001110110010101001100111010011 其 VHDL部分 代碼如下： process(clk) begin if(clk39。event and clk=39。139。) then if(count_state=56) then count_state=1。 register_state=divide。 else count_state=count_state+1。 if(count_state=44) then register_state=shift。 end if。 end if。 基于 FPGA 的 BCH 碼編 /譯碼器的設計與實現(xiàn) 11 end if。 end process。 process(clk) begin if(clk39。event and clk=39。039。) then case register_state is when divide = register_shift(0) = data_in xor register_shift(12)。 register_shift(1) = data_in xor register_shift(12) xor register_shift(0)。 register_shift(2) = register_shift(1)。 register_shift(3) = data_in xor register_shift(12) xor register_shift(2)。 register_shift(4) = register_shift(3)。 register_shift(5) = register_shift(4)。 register_shift(6) = data_in xor register_