【文章內(nèi)容簡(jiǎn)介】 高速集成電路硬件描述語(yǔ)言。覆蓋面廣，描述能力強(qiáng)，是一個(gè)多層次的硬件描述語(yǔ)言。在 VHDL 語(yǔ)言中，設(shè)計(jì)的原始描述可以非常簡(jiǎn)練，經(jīng)過(guò)層層加強(qiáng)后，最終可成為直接付諸生產(chǎn)的電路或版圖參數(shù)描述。具有良好的可讀性，即容易被計(jì)算機(jī)接受，也容易被讀者理解。使用期長(zhǎng)，不會(huì)因工藝變化而使描述過(guò)時(shí)。因?yàn)?VHDL 的硬件描述與工藝無(wú)關(guān)，當(dāng)工藝改變時(shí)，只需修改相應(yīng)程序中的屬性參數(shù)即可。支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用。一個(gè)大規(guī)模的設(shè)計(jì)不可能由一個(gè)人獨(dú)立完成，必須由多人共同承擔(dān)， VHDL為設(shè)計(jì)的分解和設(shè)計(jì)的再利用提供了有力的支持 。 第二節(jié) EDA 發(fā)展概況 電子設(shè)計(jì)技術(shù)的核心就是 EDA 技術(shù)， EDA 是指以計(jì)算機(jī)為工作臺(tái)，融合應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)最新成果而研制成的電子 CAD 通用軟件包，主要能輔助進(jìn)行三方面的設(shè)計(jì)工作，即 IC 設(shè)計(jì)、電子電路設(shè)計(jì)和 PCB設(shè)計(jì)。 EDA 技術(shù)已有 30 年的發(fā)展歷程，大致可分為 三個(gè)階段。 70 年代為計(jì)算機(jī)輔助設(shè)計(jì) (CAD)階段，人們開(kāi)始用計(jì)算機(jī)輔助進(jìn)行 IC 版圖編輯、 PCB 布局布線，取代了手工操作。 80 年代為計(jì)算機(jī)輔助工程 (CAE)階段。與 CAD 相比，CAE 除了有純粹的圖形繪制功能外，又增加了電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì)，并且通過(guò)電氣連接網(wǎng)絡(luò)表將兩者結(jié)合在一起，實(shí)現(xiàn)了工程設(shè)計(jì)。 CAE 的主要功能是：原理圖輸入，邏輯仿真，電路分析，自動(dòng)布局布線， PCB 后分析。 90 年代為電子系統(tǒng)設(shè)計(jì)自動(dòng)化 (EDA)階段。 中國(guó) EDA 市場(chǎng)已漸趨成熟，不過(guò)大部分設(shè)計(jì)工程師面向的是 PC 主板和小型 ASIC 領(lǐng)域，僅有小部 分（約 11%）的設(shè)計(jì)人員開(kāi)發(fā)復(fù)雜的片上系統(tǒng)器件。為了與臺(tái)灣和美國(guó)的設(shè)計(jì)工程師形成更有力的競(jìng)爭(zhēng)，中國(guó)的設(shè)計(jì)隊(duì)伍有必要購(gòu)入一些最新的 EDA 技術(shù)。 在信息通信領(lǐng)域，要優(yōu)先發(fā)展高速寬帶信息網(wǎng)、深亞微米集成電路、新型元器件、計(jì)算機(jī)及軟件技術(shù)、第三代移動(dòng)通信技術(shù)、信息管理、信息安全技術(shù)，積極開(kāi)拓以數(shù)字技術(shù)、網(wǎng)絡(luò)技術(shù)為基礎(chǔ)的新一代信息產(chǎn)品，發(fā)展新興產(chǎn)業(yè)，培育新的經(jīng)濟(jì)增長(zhǎng)點(diǎn)。要大力推進(jìn)制造業(yè)信息化，積極開(kāi)展計(jì)算機(jī)輔助設(shè)計(jì)重慶郵電大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 4 （ CAD）、計(jì)算機(jī)輔助工程（ CAE）、計(jì)算機(jī)輔助工藝（ CAPP）、計(jì)算機(jī)機(jī)輔助制造（ CAM）、產(chǎn)品數(shù)據(jù)管 理（ PDM）、制造資源計(jì)劃（ MRPII）及企業(yè)資源管理（ ERP）等。有條件的企業(yè)可開(kāi)展 ―網(wǎng)絡(luò)制造 ‖，便于合作設(shè)計(jì)、合作制造，參與國(guó)內(nèi)和國(guó)際競(jìng)爭(zhēng)。開(kāi)展 ―數(shù)控化 ‖工程和 ―數(shù)字化 ‖工程。自動(dòng)化儀表的技術(shù)發(fā)展趨勢(shì)的測(cè)試技術(shù)、控制技術(shù)與計(jì)算機(jī)技術(shù)、通信技術(shù)進(jìn)一步融合，形成測(cè)量、控制、通信與計(jì)算機(jī)（ M3C）結(jié)構(gòu)。在 ASIC 和 PLD 設(shè)計(jì)方面，向超高速、高密度、低功耗、低電壓方向發(fā)展。外設(shè)技術(shù)與 EDA 工程相結(jié)合的市場(chǎng)前景看好，如組合超大屏幕的相關(guān)連接，多屏幕技術(shù)也有所發(fā)展。 中國(guó)自 1995 年以來(lái)加速開(kāi)發(fā)半導(dǎo)體產(chǎn)業(yè)，先后建立 了幾所設(shè)計(jì)中心，推動(dòng)系列設(shè)計(jì)活動(dòng)以應(yīng)對(duì)亞太地區(qū)其它 EDA 市場(chǎng)的競(jìng)爭(zhēng)。 在 EDA 軟件開(kāi)發(fā)方面，目前主要集中在美國(guó)。但各國(guó)也正在努力開(kāi)發(fā)相應(yīng)的工具。日本、韓國(guó)都有 ASIC 設(shè)計(jì)工具，但不對(duì)外開(kāi)放 。中國(guó)華大集成電路設(shè)計(jì)中心，也提供 IC 設(shè)計(jì)軟件，但性能不是很強(qiáng)。相信在不久的將來(lái)會(huì)有更多更好的設(shè)計(jì)工具有各地開(kāi)花并結(jié)果。據(jù)最新統(tǒng)計(jì)顯示，中國(guó)和印度正在成為電子設(shè)計(jì)自動(dòng)化領(lǐng)域發(fā)展最快的兩個(gè)市場(chǎng)，年復(fù)合增長(zhǎng)率分別達(dá)到了 50%和 30%。 EDA 技術(shù)發(fā)展迅猛，完全可以用日新月異來(lái)描述。 EDA 技術(shù)的應(yīng)用廣泛，現(xiàn)在已涉及到 各行各業(yè)。 EDA 水平不斷提高，設(shè)計(jì)工具趨于完美的地步。 EDA市場(chǎng)日趨成熟，但我國(guó)的研發(fā)水平還很有限，需迎頭趕上。 可編程邏輯器件自 70 年代以來(lái)經(jīng)歷了 PAL， GALCPLD,FPGA 幾個(gè)發(fā)展階段，其中 CPLD/FPGA 高密度可編程邏輯器件，目前集成度已高達(dá) 200 萬(wàn)門(mén) /片，它將各模塊 ASC 集成度高的優(yōu)點(diǎn)和可編程邏輯器件設(shè)計(jì)生產(chǎn)方便的特點(diǎn)結(jié)合在一起，特別適合于樣品研制或小批量產(chǎn)品開(kāi)發(fā)，使產(chǎn)品能以最快速度上市，而當(dāng)市場(chǎng)擴(kuò)大時(shí)，他可以很容易的轉(zhuǎn)換掩膜 ASIC 實(shí)現(xiàn)，因此開(kāi)發(fā)風(fēng)險(xiǎn)也大為降低。 硬件描述語(yǔ)言（ HDL）是一種 用于設(shè)計(jì)硬件電子系統(tǒng)的計(jì)算機(jī)語(yǔ)言，他用軟件編程的方式來(lái)描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和鏈接形式，與傳統(tǒng)的門(mén)級(jí)描述方式相比，他更適合于大規(guī)模系統(tǒng)的設(shè)計(jì)。 例如一個(gè) 32 位的加法器，利用圖形輸入軟件需要輸入 500 至 1000 個(gè)門(mén)，而利用 VHDL 語(yǔ)言只需要書(shū)寫(xiě)一行 A=B+C 即可。而且 VHDL 語(yǔ)言可讀性強(qiáng)，易于修改和發(fā)現(xiàn)錯(cuò)誤。早期的硬件描述語(yǔ)言如 ABEL,HDL,AHDL,由不同的 EDA 廠商開(kāi)發(fā)，互不兼容，而且不支持多層次設(shè)計(jì)，層次間翻譯工作要由人工完成。為了克服以上不足，1985 年，美國(guó)國(guó)防部正式推出了告訴集成電路 硬件描述語(yǔ)言 VHDL， 1987 年重慶郵電大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 5 IEEE 采納 VHDL 為硬件描述語(yǔ)言標(biāo)準(zhǔn)（ IEEE STD1076）。 VHDL 是一種全方位的硬件描述語(yǔ)言，包括系統(tǒng)行為級(jí)。寄存器傳輸級(jí)和邏輯門(mén)多個(gè)設(shè)計(jì)層次，支持結(jié)構(gòu)、數(shù)據(jù)流和行為三中描述形式的混合描述，因此 VHDL 幾乎覆蓋了以往各種硬件語(yǔ)言的功能，整個(gè)自頂向下或由下向上的電路設(shè)計(jì)過(guò)程都可以用 VHDL 來(lái)完成。 VHDL 還具有以下特點(diǎn)： 1VHDL 的寬范圍描述能力是他成為高層設(shè)計(jì)的核心，將設(shè)計(jì)人員的工作重心提高到了系統(tǒng)功能的實(shí)現(xiàn)與調(diào)試，而花較少的精力于物理實(shí)現(xiàn)。 VHDL 可以用簡(jiǎn)潔明 確的代碼描述來(lái)進(jìn)行復(fù)雜控制邏輯設(shè)計(jì)，靈活且方便，而且也便于設(shè)計(jì)結(jié)果的交流、保存和重用。 的設(shè)計(jì)不依賴于特定的器件，方便了工藝的轉(zhuǎn)換。 是一個(gè)標(biāo)準(zhǔn)語(yǔ)言，為眾多的 EDA 廠商支持，因此移植性好。傳統(tǒng)的硬件電路設(shè)計(jì)方法是采用自下而上的設(shè)計(jì)方法，即根據(jù)系統(tǒng)對(duì)硬件的要求，詳細(xì)編制技術(shù)規(guī)格書(shū)，并畫(huà)出系統(tǒng)控制流圖；然后根據(jù)技術(shù)規(guī)格書(shū)和系統(tǒng)控制流圖，對(duì)系統(tǒng)的功能進(jìn)行細(xì)化，合理地劃分功能模塊，并畫(huà)出系統(tǒng)的功能框圖；接著就進(jìn)行各功能模塊的細(xì)化和電路設(shè)計(jì)；各功能模塊電路設(shè)計(jì)、調(diào)試完成后，將各功能模塊的硬件電路連 接起來(lái)再進(jìn)行系統(tǒng)的調(diào)試，最后完成整個(gè)系統(tǒng)的硬件設(shè)計(jì)。采用傳統(tǒng)方法設(shè)計(jì)數(shù)字系統(tǒng)，特別是當(dāng)電路系統(tǒng)非常龐大時(shí)，設(shè)計(jì)者必須具備較好的設(shè)計(jì)經(jīng)驗(yàn)，而且繁雜多樣的原理圖的閱讀和修改也給設(shè)計(jì)者帶來(lái)諸多的不便。為了提高開(kāi)發(fā)的效率，增加已有開(kāi)發(fā)成果的可繼承性以及縮短開(kāi)發(fā)周期，各 ASIC 研制和生產(chǎn)廠家相繼開(kāi)發(fā)了具有自己特色的電路硬件描述語(yǔ)言（ Hardware Description Language，簡(jiǎn)稱 HDL）。但這些硬件描述語(yǔ)言差異很大，各自只能在自己的特定設(shè)計(jì)環(huán)境中使用，這給設(shè)計(jì)者之間的相互交流帶來(lái)了極大的困難。因此，開(kāi) 發(fā)一種強(qiáng)大的、標(biāo)準(zhǔn)化的硬件描述語(yǔ)言作為可相互交流的設(shè)計(jì)環(huán)境已勢(shì)在必行。于是，美國(guó)于 1981 年提出了一種新的、標(biāo)準(zhǔn)化的 HDL，稱之為 VHSIC（ Very High Speed Integrated Circuit） Hardware Description Language，簡(jiǎn)稱 VHDL。這是一種用形式化方法來(lái)描述數(shù)字電路和設(shè)計(jì)數(shù)字邏輯系統(tǒng)的語(yǔ)言。設(shè)計(jì)者可以利用這種語(yǔ)言來(lái)描述自己的設(shè)計(jì)思想，然后利用電子設(shè)計(jì)自動(dòng)化工具進(jìn)行仿真，再自動(dòng)綜合到門(mén)電路，最后用 PLD 實(shí)現(xiàn)其功能。 覆蓋面廣，描述能力強(qiáng)，是一個(gè)多層次的硬 件描述語(yǔ)言。在 VHDL 語(yǔ)言中，設(shè)計(jì)的原始描述可以非常簡(jiǎn)練，經(jīng)過(guò)層層加強(qiáng)后，最終可成為直接付諸生產(chǎn)的電路或版圖參數(shù)描述。 具有良好的可讀性，即容易被計(jì)算機(jī)接受，也容易被讀者理解。 使用期長(zhǎng)，不會(huì)因工藝變化而使描述過(guò)時(shí)。因?yàn)?VHDL 的硬件描述與工藝無(wú)關(guān)，當(dāng)工藝改變時(shí)，只需修改相應(yīng)程序中的屬性參數(shù)即可。 重慶郵電大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 6 支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用。一個(gè)大規(guī)模的設(shè)計(jì)不可能由一個(gè)人獨(dú)立完成，必須由多人共同承擔(dān)， VHDL 為設(shè)計(jì)的分解和設(shè)計(jì)的再利用提供了有力的支持。 當(dāng)電路系統(tǒng)采用 VHDL 語(yǔ)言設(shè)計(jì)其硬件時(shí)，與傳統(tǒng)的電路設(shè)計(jì)方 法相比較，具有如下的特點(diǎn)：即從系統(tǒng)總體要求出發(fā)，自上而下地逐步將設(shè)計(jì)的內(nèi)容細(xì)化，最后完成系統(tǒng)硬件的整體設(shè)計(jì)。 在設(shè)計(jì)的過(guò)程中，對(duì)系統(tǒng)自上而下分成三個(gè)層次進(jìn)行設(shè)計(jì)： 第一層次是行為描述。所謂行為描述，實(shí)質(zhì)上就是對(duì)整個(gè)系統(tǒng)的數(shù)學(xué)模型的描述。一般來(lái)說(shuō)，對(duì)系統(tǒng)進(jìn)行行為描述的目的是試圖在系統(tǒng)設(shè)計(jì)的初始階段，通過(guò)對(duì)系統(tǒng)行為描述的仿真來(lái)發(fā)現(xiàn)設(shè)計(jì)中存在的問(wèn)題。在行為描述階段，并不真正考慮其實(shí)際的操作和算法用何種方法來(lái)實(shí)現(xiàn)，而是考慮系統(tǒng)的結(jié)構(gòu)及其工作的過(guò)程是否能到達(dá)系統(tǒng)設(shè)計(jì)的要 求。 第二層次是 RTL 方式描述。這一層次稱為寄存 器傳輸描述（又稱數(shù)據(jù)流描述）。如前所述，用行為方式描述的系統(tǒng)結(jié)構(gòu)的程序，其抽象程度高，是很難直接映射到具體邏輯元件結(jié)構(gòu)的。要想得到硬件的具體實(shí)現(xiàn)，必須將行為方式描述的 VHDL 語(yǔ)言程序改寫(xiě)為 RTL 方式描述的 VHDL 語(yǔ)言程序。也就是說(shuō)，系統(tǒng)采用 RTL 方式描述，才能導(dǎo)出系統(tǒng)的邏輯表達(dá)式，才能進(jìn)行邏輯綜合。 第三層次是邏輯綜合。即利用邏輯綜合工具，將 RTL 方式描述的程序轉(zhuǎn)換成用基本邏輯元件表示的文件（門(mén)級(jí)網(wǎng)絡(luò)表）。此時(shí)，如果需要，可將邏輯綜合的結(jié)果以邏輯原理圖的方式輸出。此后可對(duì)綜合的結(jié)果在門(mén)電路級(jí)上進(jìn)行仿真，并檢 查其時(shí)序關(guān)系。應(yīng)用邏輯綜合工具產(chǎn)生的門(mén)網(wǎng)絡(luò)表，將其轉(zhuǎn)換成PLD 的編程碼，即可利用 PLD 實(shí)現(xiàn)硬件電路的設(shè)計(jì)。 由自上而下的設(shè)計(jì)過(guò)程可知，從總體行為設(shè)計(jì)開(kāi)始到最終的邏輯綜合，每一步都要進(jìn)行仿真檢查，這樣有利于盡早發(fā)現(xiàn)設(shè)計(jì)中存在的問(wèn)題，從而可以大大縮短系統(tǒng)的設(shè)計(jì)周期。 由于目前眾多制造 PLD 芯片的廠家，其工具軟件均支持 VHDL 語(yǔ)言的編程。所以利用 VHDL 語(yǔ)言設(shè)計(jì)數(shù)字系統(tǒng)時(shí)，可以根據(jù)硬件電路的設(shè)計(jì)需要，自行利用 PLD 設(shè)計(jì)自用的 ASIC 芯片，而無(wú)須受通用元器件的限制。 一、 EDA 系統(tǒng)框架結(jié)構(gòu) EDA 系統(tǒng)框架結(jié)構(gòu)（ FRAMEWORK）是一套配置和使用 EDA 軟件包的規(guī)范。目前主要的 EDA 系統(tǒng)都建立了框架結(jié)構(gòu)，如 CADENCE 公司的 Design Framework， Mentor 公司的 Falcon Framework，而且這些框架結(jié)構(gòu)都遵守國(guó)際重慶郵電大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 7 ＣＦＩ組織制定的統(tǒng)一技術(shù)標(biāo)準(zhǔn)?？蚣芙Y(jié)構(gòu)能將來(lái)自不同 EDA 廠商的工具軟件進(jìn)行優(yōu)化組合，集成在一個(gè)易于管理的統(tǒng)一的環(huán)境之下，而且還支持任務(wù)之間、設(shè)計(jì)師之間以及整個(gè)產(chǎn)品開(kāi)發(fā)過(guò)程中的信息傳輸與共享，是并行工程和自頂向下設(shè)計(jì)施的實(shí)現(xiàn)基礎(chǔ)。 EDA 技術(shù)的每一次進(jìn)步，都引起了設(shè)計(jì)層次上的一次飛躍， 從設(shè)計(jì)層次上分， 70 年代為物理級(jí)設(shè)計(jì)（ CAD）， 80 年代為電路級(jí)設(shè)計(jì)（ CAE），９０年代進(jìn)入到系統(tǒng)級(jí)設(shè)計(jì)（ EDA）。物理級(jí)設(shè)計(jì)主要指 IC 版圖設(shè)計(jì)，一般由半導(dǎo)體廠家完成，對(duì)電子工程師沒(méi)有太大的意義，因此本文重點(diǎn)介紹電路級(jí)設(shè)計(jì)和系統(tǒng)級(jí)設(shè)計(jì)。 仿真通過(guò)后，根據(jù)原理圖產(chǎn)生的電氣連接網(wǎng)絡(luò)表進(jìn)行 PCB 板的自動(dòng)布局布線。在制作 PCB 板之前還可以進(jìn)行 PCB 后分析，其中包括熱分析、噪聲及竄擾分析、電磁兼容分析、可靠性分析等，并可將分析后的結(jié)果參數(shù)反標(biāo)回電路圖，進(jìn)行第二次仿真，也稱為后仿真。后仿真主要是檢驗(yàn) PCB 板在實(shí)際工作環(huán) 境中的可行性。由此可見(jiàn)，電路級(jí)的 EDA 技術(shù)使電子工程師在實(shí)際的電子系統(tǒng)產(chǎn)生前，就可以全面地了解系統(tǒng)的功能特性和物理特性，從而將開(kāi)發(fā)風(fēng)險(xiǎn)消滅在設(shè)計(jì)階段，縮短了開(kāi)發(fā)時(shí)間，降低了開(kāi)發(fā)成本。 二、系統(tǒng)級(jí)設(shè)計(jì) 進(jìn) 入 90 年代以來(lái)，電子信息類產(chǎn)品的開(kāi)發(fā)明顯呈現(xiàn)兩個(gè)特點(diǎn)：一是產(chǎn)品復(fù)雜程度提高；二是產(chǎn)品上市時(shí)限緊迫。然而，電路級(jí)設(shè)計(jì)本質(zhì)上是基于門(mén)級(jí)描述的單層次設(shè)計(jì)，設(shè)計(jì)的所有工作（包括設(shè)計(jì) 輸入 、仿真和分析、設(shè)計(jì)修改等）都是在基本邏輯門(mén)這一層次上進(jìn)行的，顯然這種設(shè)計(jì)方法不能適應(yīng)新的形勢(shì)，一種高層次的電子設(shè)計(jì)方法，也即系統(tǒng)級(jí)設(shè) 計(jì)方法，應(yīng)運(yùn)而生。高層次設(shè)計(jì)是一種 ―概念驅(qū)動(dòng)式 ‖設(shè)計(jì)，設(shè)計(jì)人員無(wú)須通過(guò)原理圖描述電路，而是針對(duì)設(shè)計(jì)目標(biāo)進(jìn)行功能描述。由于擺脫了電路細(xì)節(jié)的束縛，設(shè)計(jì)人員可以把精力集中于創(chuàng)造性的方案與概念的構(gòu)思上，而且這些概念構(gòu)思以高層次描述的形式輸人計(jì)算機(jī)， EDA 系統(tǒng)就能以規(guī)則驅(qū)動(dòng)的方式自動(dòng)完成整個(gè)設(shè)計(jì)。這樣，新的概念就能迅速有效地成為產(chǎn)品，大大縮短了，產(chǎn)品的研制周期。不僅如此，高層次設(shè)計(jì)只是定義系統(tǒng)的行為特性，可以不涉及實(shí)現(xiàn)工藝，因此還可以在廠家綜合庫(kù)的支持下，利用綜合優(yōu)化工。 第三節(jié) EDA 技術(shù)基本特征 重慶郵電大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 8 EDA 代表 了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向，它的基本特征是：設(shè)計(jì)人員按照 ―自頂向下 ‖的設(shè)計(jì)方法，對(duì)整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分，系統(tǒng)的關(guān)鍵電路用一片或幾片專用集成電路 (ASIC)實(shí)現(xiàn)，然后采用硬件描述語(yǔ)言(HDL)完成系統(tǒng)行為級(jí)設(shè)計(jì)，最后通過(guò)綜合器和適配器生成最終的目標(biāo)器件。這樣的設(shè)計(jì)方法被稱為高層次的電子設(shè)計(jì)方法。下面介紹與 ESDA 基本特征有關(guān)的幾個(gè)概念。 一、 “自頂向下 ”的設(shè)計(jì)方法 10 年前，電子設(shè)計(jì)的基本思路還是選擇標(biāo)準(zhǔn)集成電路 ―自底向上 ‖的構(gòu)造出一個(gè)新的系統(tǒng)，這樣的設(shè)計(jì)方法就如