【文章內(nèi)容簡介】 設計半同步并行總線時序n 特點：同時使用主模塊的 時鐘信號 和從模塊的 聯(lián)絡信號n 優(yōu)點： 兼有同步總線的速度和異步總線的可靠性與適應性252。Ready信號可作為慢速設備的異步聯(lián)絡信號252。CLK信號作為快速設備的同步時鐘信號43微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計 總線標準n 總線標準包括：u邏輯規(guī)范：邏輯信號電平u時序規(guī)范u電氣規(guī)范u機械規(guī)范u通信協(xié)議44微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計 SoC的片內(nèi)總線n 片上總線特點u簡單高效216。 結構簡單：占用較少的邏輯單元216。 時序簡單：提供較高的速度216。 接口簡單：降低 IP核連接的復雜性u靈活，具有可復用性216。 地址 /數(shù)據(jù)寬度 可變、 互聯(lián)結構 可變、 仲裁機制 可變u功耗低216。 信號盡量不變、 單向信號線 功耗低、時序簡單n 片內(nèi)總線標準uARM的 AMBA 、 IBM的 CoreConnectuSilicore的 Wishbone、 Altera的 Avalon45微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計ARM的 AMBA: Advanced Microcontroller Bus Architecturen 先進 高性能總線 AHB （ Advanced Highperformance Bus）u 適用于高性能和高吞吐設備之間的連接，如 CPU、 片上存儲器、 DMA設備、 DSP等n 先進 系統(tǒng)總線 ASB（ Advanced System Bus）u 適用于高性能系統(tǒng)模塊。與 AHB的主要不同是讀寫數(shù)據(jù)采用了一條雙向數(shù)據(jù)總線n 先進 外設總線 APB（ Advanced Peripheral Bus）u 適用于低功耗外部設備，經(jīng)優(yōu)化減少了功耗和接口復雜度u 適合較復雜的應用，需要遵守較簡單的操作協(xié)議；擁有眾多的第三方支持46微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計AMBA總線47微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計高性能ARM核高性能片上RAM高性能DMAC核高帶寬片外存儲器接口橋鍵盤 UARTTimerPIOAHB or ASBAPB48微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計IBM CoreConnectn 處理器 局部總線 PLB（ Processor Local Bus）u 高帶寬、低延遲、高性能u 連接高速 CPU核、高速 MEM控制器、高速 DMAC等高性能設備n 片內(nèi)的 外設總線 OPB（ Onchip Peripheral Bus）u 連接低性能設備，減少其對 PLB的性能影響u 通過 OPB橋實現(xiàn) PLB主設備和 OPB從設備的數(shù)據(jù)傳輸n 設備 控制寄存器總線 DCR（ Device Control Register）u 用于配置 PLB設備和 OPB設備的狀態(tài)寄存器和控制寄存器u 減輕 PLB總線在低性能狀態(tài)下的負荷n 方案完整，但一般用于高性能系統(tǒng)設計中（如工作站），不太適合簡單的嵌入式系統(tǒng)應用49微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計CoreConnect總線結構框圖Embedded System高性能CPU核高速存儲器 仲裁DMAC核外部總線結構接口OPB 橋Keyboard UARTTimerPIOPLBOPBDCR50微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計Silicore的 Wishbonen 定義了一條高速總線的 信號和總線周期 。在復雜系統(tǒng)中可采用兩條 Wishbone總線分別連接高速和低速設備，兩條總線之間的接口簡單n 提供了 4種互連方式 ：兩個 IP核的點到點連接；多個串行 IP核的數(shù)據(jù)流連接；多個 IP核的共享總線連接、高吞吐量的交叉開關n 完全免費，開發(fā)性強；結構簡單、互連靈活；通常應用于簡單的嵌入式控制器和一些高速系統(tǒng)中，但對高性能系統(tǒng)的支持不夠51微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計Altera的 Avalonn 主要用于 Altera公司的 NIOS軟核 系統(tǒng)中實現(xiàn)SOPCn 規(guī)定了 主設備和從設備 之間進行連接的端口和通信時序，配置簡單，可由 EDA工具（SOPC Builder）快速生成n 采用 從設備仲裁 技術，允許多個主設備真正同步操作，優(yōu)化了數(shù)據(jù)流，提高了系 統(tǒng)的吞吐量52微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計Avalon的交換式總線結構53微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計AMBA總線 n AMBA總線規(guī)范是由 ARM公司推出的一種用于高性能嵌入式微處理器設計的片上總線標準，由于 AMBA總線的開放性和其本身的高性能，以及由于 ARM處理器的廣泛應用，AMBA已成為 SOC設計中使用最廣泛的總線標準。n 目前 AMBA 總線規(guī)范的版本為 ，它定義了三組不同的總線： AMBA高性能總線 AHB， AMBA高性能系統(tǒng)總線 ASB和AMBA 高性能外設總線 APB。 n AHB作為高性能的系統(tǒng)中樞總線驅動速度較快的設備，支持突發(fā)模式的數(shù)據(jù)傳送和事務分隔，并支持流水線操作。 n APB則是作為傳送速度較低的外圍設備總線，驅動速度較慢的設備。 54微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計ARM處理器核寬帶片上RAMDMA控制器寬帶外部RAM接口 橋UART PIO定時器鍵盤控制器AHB或 ASB總線 APB總線AHB的特性 ：單個時鐘邊沿操作； 非三態(tài)的實現(xiàn)方式； 支持突發(fā)傳輸； 支持分段傳輸； 支持多個主控制器（最多 16個模塊）； 可配置 32位～ 128位總線寬度； 支持字節(jié)、半字和字的傳輸。 典型的 AMBA構架55微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計AHB總線的接口信號 n AHB 系統(tǒng)由主模塊 (Master)、從模塊 (Slave)和基礎結構(Infrastructure)3部分組成，整個 AHB總線上的傳輸都是由主模塊發(fā)出，由從模塊負責回應?；A結構則由仲裁器 (arbiter)、主模塊到從模塊的多路器、從模塊到主模塊的多路器 、譯碼器、虛擬從模塊、虛擬主模塊等組成。 AHB總線的接口信號 時鐘信號仲裁信號地址信號控制信號寫數(shù)據(jù)讀數(shù)據(jù)響應信號 除了時鐘與仲裁信號之外，其余的信號皆通過多路器傳送。 56微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計AHB總線的互連 57微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計AHB總線主模塊接口 58微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計 AHB總線從模塊接口 59微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計AHB總線仲裁器接口 60微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計AHB基本傳輸 n 在 AHB總線上，一次完整的傳輸可以分成兩個階段：地址傳送階段與數(shù)據(jù)傳送階段。地址傳送階段傳送的是地址與控制信號，這個階段只持續(xù)一個時鐘周期，在 HCLK 的上升沿數(shù)據(jù)有效，所有的從模塊都在這個上升沿采樣地址信息。 n 數(shù)據(jù)傳送階段傳送的是讀或寫的數(shù)據(jù)和響應信號，這一階段可以持續(xù)一個或幾個時鐘周期。當數(shù)據(jù)傳送無法在一個時鐘周期完成時，可以通過 HREADY 信號來延長數(shù)據(jù)傳送周期， HREADY信號為低電平時，表示傳輸尚未結束，于是就在數(shù)據(jù)傳送階段中加入等待周期，直到 HREADY信號為高電平為止。 61微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計AHB基本傳輸過程 62微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計AHB總線流水線操 63微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計APB總線 APB