chap4微機(jī)總線技術(shù)規(guī)范與總線標(biāo)準(zhǔn)管理(文件)
【正文】 BB=0； 檢測(cè)到BGINi端出現(xiàn)了上升沿。CLK信號(hào)作為快速設(shè)備的同步時(shí)鐘信號(hào)43微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 總線標(biāo)準(zhǔn)n 總線標(biāo)準(zhǔn)包括：u邏輯規(guī)范：邏輯信號(hào)電平u時(shí)序規(guī)范u電氣規(guī)范u機(jī)械規(guī)范u通信協(xié)議44微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) SoC的片內(nèi)總線n 片上總線特點(diǎn)u簡(jiǎn)單高效216。 地址 /數(shù)據(jù)寬度 可變、 互聯(lián)結(jié)構(gòu) 可變、 仲裁機(jī)制 可變u功耗低216。n 目前 AMBA 總線規(guī)范的版本為 ，它定義了三組不同的總線： AMBA高性能總線 AHB， AMBA高性能系統(tǒng)總線 ASB和AMBA 高性能外設(shè)總線 APB。 典型的 AMBA構(gòu)架55微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)AHB總線的接口信號(hào) n AHB 系統(tǒng)由主模塊 (Master)、從模塊 (Slave)和基礎(chǔ)結(jié)構(gòu)(Infrastructure)3部分組成，整個(gè) AHB總線上的傳輸都是由主模塊發(fā)出，由從模塊負(fù)責(zé)回應(yīng)。地址傳送階段傳送的是地址與控制信號(hào)，這個(gè)階段只持續(xù)一個(gè)時(shí)鐘周期，在 HCLK 的上升沿?cái)?shù)據(jù)有效，所有的從模塊都在這個(gè)上升沿采樣地址信息。 64微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)APB傳輸 n APB上的狀態(tài)圖 65微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) APB寫傳輸時(shí)序圖 66微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)APB讀傳輸時(shí)序圖 67微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)APB橋 選擇信號(hào)系統(tǒng)總線從模塊接口APB橋是在AMBA APB上唯一的總線主模塊。n地址譯碼并且生成一個(gè)外部選擇信號(hào) PSELx，在一次傳輸期間只有一個(gè)選擇信號(hào)有效 . n寫傳送時(shí)驅(qū)動(dòng)數(shù)據(jù)到 APB總線上。有效時(shí)，表明探測(cè)完成，無(wú)效時(shí)，表明探測(cè)結(jié)果仍未確定n 邊界掃描信號(hào)uTDI，數(shù)據(jù)輸入uTDO，數(shù)據(jù)輸出uTCK，時(shí)鐘uTMS，模式選擇uTRST，復(fù)位80微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)PCI總線命令表C/BE[3:2]00 中斷應(yīng)答（中斷識(shí)別）0000 I/O讀（從 I/O口地址中讀數(shù)據(jù)）0110 保留0010 存儲(chǔ)器讀（從內(nèi)存空間映像中讀數(shù)據(jù)）0100 保留1000 配置讀1110 存儲(chǔ)器多行讀1010 存儲(chǔ)器讀一行11 一月 21一月 21Sunday, January 31, 2023n 雨中黃葉 樹 ，燈下白 頭 人。 一月 21一月 2118:23:5018:23:50January 31, 2023n 1他 鄉(xiāng) 生白 發(fā) ，舊國(guó) 見 青山。 2023/1/31 18:23:5018:23:5031 January 2023n 1做前，能 夠環(huán)視 四周；做 時(shí) ，你只能或者最好沿著以腳 為 起點(diǎn)的射 線 向前。 一月 2118:23:5018:23Jan2131Jan21n 1世 間 成事，不求其 絕對(duì)圓滿 ，留一份不足，可得無(wú)限完美。 。 一月 21一月 21Sunday, January 31, 2023n 閱讀 一切好 書 如同和 過 去最杰出的人 談話 。 勝 人者有力，自 勝 者 強(qiáng) 。 2023/1/31 18:23:5018:23:5031 January 2023n 1一個(gè)人即使已登上 頂 峰，也仍要自 強(qiáng) 不息。 31 一月 20236:23:50 下午 18:23:50一月 21n 1最具挑 戰(zhàn) 性的挑 戰(zhàn) 莫 過 于提升自我。 一月 2118:23:5018:23Jan2131Jan21n 1越是無(wú)能的人，越喜 歡 挑剔 別 人的 錯(cuò) 兒。 2023/1/31 18:23:5018:23:5031 January 2023n 1空山新雨后，天氣晚來(lái)秋。 一月 21一月 2118:23:5018:23:50January 31, 2023n 1意志 堅(jiān) 強(qiáng) 的人能把世界放在手中像泥 塊 一 樣 任意揉捏。 一月 21一月 21Sunday, January 31, 2023n 很多事情努力了未必有 結(jié) 果，但是不努力卻什么改 變 也沒有。 。 一月 2118:23:5018:23Jan2131Jan21n 1故人江海 別 ，幾度隔山川。1 存儲(chǔ)器寫并無(wú)效111 雙地址周期1101 配置寫1011 保留1001 存儲(chǔ)器寫（從內(nèi)存空間映像中寫數(shù)據(jù)）1111 保留0101 I/O寫（向 I/O口地址空間寫數(shù)據(jù)）0001 特殊周期000 命令類型說(shuō)明0n為傳送觸發(fā)使能信號(hào) PENABLE，使其有效。橋單元把系統(tǒng)總線傳輸轉(zhuǎn)化為 APB總線傳輸 。當(dāng)數(shù)據(jù)傳送無(wú)法在一個(gè)時(shí)鐘周期完成時(shí)，可以通過 HREADY 信號(hào)來(lái)延長(zhǎng)數(shù)據(jù)傳送周期， HREADY信號(hào)為低電平時(shí)，表示傳輸尚未結(jié)束，于是就在數(shù)據(jù)傳送階段中加入等待周期，直到 HREADY信號(hào)為高電平為止。 AHB總線的接口信號(hào) 時(shí)鐘信號(hào)仲裁信號(hào)地址信號(hào)控制信號(hào)寫數(shù)據(jù)讀數(shù)據(jù)響應(yīng)信號(hào) 除了時(shí)鐘與仲裁信號(hào)之外，其余的信號(hào)皆通過多路器傳送。 n APB則是作為傳送速度較低的外圍設(shè)備總線，驅(qū)動(dòng)速度較慢的設(shè)備。與 AHB的主要不同是讀寫數(shù)據(jù)采用了一條雙向數(shù)據(jù)總線n 先進(jìn) 外設(shè)總線 APB（ Advanced Peripheral Bus）u 適用于低功耗外部設(shè)備，經(jīng)優(yōu)化減少了功耗和接口復(fù)雜度u 適合較復(fù)雜的應(yīng)用，需要遵守較簡(jiǎn)單的操作協(xié)議；擁有眾多的第三方支持46微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)AMBA總線47微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)高性能ARM核高性能片上RAM高性能DMAC核高帶寬片外存儲(chǔ)器接口橋鍵盤 UARTTimerPIOAHB or ASBAPB48微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)IBM CoreConnectn 處理器 局部總線 PLB（ Processor Local Bus）u 高帶寬、低延遲、高性能u 連接高速 CPU核、高速 MEM控制器、高速 DMAC等高性能設(shè)備n 片內(nèi)的 外設(shè)總線 OPB（ Onchip Peripheral Bus）u 連接低性能設(shè)備，減少其對(duì) PLB的性能影響u 通過 OPB橋?qū)崿F(xiàn) PLB主設(shè)備和 OPB從設(shè)備的數(shù)據(jù)傳輸n 設(shè)備 控制寄存器總線 DCR（ Device Control Register）u 用于配置 PLB設(shè)備和 OPB設(shè)備的狀態(tài)寄存器和控制寄存器u 減輕 PLB總線在低性能狀態(tài)下的負(fù)荷n 方案完整，但一般用于高性能系統(tǒng)設(shè)計(jì)中（如工作站），不太適合簡(jiǎn)單的嵌入式系統(tǒng)應(yīng)用49微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)CoreConnect總線結(jié)構(gòu)框圖Embedded System高性能CPU核高速存儲(chǔ)器 仲裁DMAC核外部總線結(jié)構(gòu)接口OPB 橋Keyboard UARTTimerPIOPLBOPBDCR50微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)Silicore的 Wishbonen 定義了一條高速總線的 信號(hào)和總線周期 。 時(shí)序簡(jiǎn)單：提供較高的速度216。n Ci接管總線后 ， BG信號(hào)不再后傳 ，即 BGOUTi＝ 0 34微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)各主控器有各主控器有 獨(dú)立的獨(dú)立的 總線請(qǐng)求 BR、 總線允許 BG，互不影響，互不影響總線仲裁器總線仲裁器 直接識(shí)別直接識(shí)別 所有設(shè)備的
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1