【文章內(nèi)容簡(jiǎn)介】 ，表示開始脈沖寬度測(cè)量，這時(shí) CNT2 的輸入信號(hào)為 FSD。 3 在被測(cè)脈沖的上沿到來(lái)時(shí)， CONTRL2 的 PUL 端輸出高電平，標(biāo)準(zhǔn)頻率信號(hào)進(jìn) 入計(jì)數(shù)器 CNT2。 “ 在被測(cè)脈沖的下沿到來(lái)時(shí)， CONTRL2 的 PUL 端輸出低電平，計(jì)數(shù)器 ,CNT2 被關(guān)斷。 5 由單片機(jī)讀出計(jì)數(shù)器 CNT2 的結(jié)果，并通過(guò)上述測(cè)量原理公式計(jì)算出脈 沖寬 度。 CONTRL2 子模塊的主要特點(diǎn)是：電路的設(shè)計(jì)保證了只有 CONTRL2 被初始化后才能 工作，否貝 I|PUL 輸出始終為零。 IO 山東大學(xué)碩士學(xué)位論文 只有在先檢測(cè)到上沿后 PUL 才為高電平，然后在檢測(cè)到下沿時(shí)， PUL 輸出為低電 平； ENDD 輸出高電平以便通知單片機(jī)測(cè)量計(jì)數(shù)已經(jīng)結(jié)束：如果先檢測(cè)到下沿， PUL 并 無(wú)變化；在檢測(cè)到上沿并緊接一個(gè)下沿后， CONTRL2 不再發(fā)生變化直到下一個(gè)初始化 信號(hào)到來(lái)。占空比的測(cè)量方 法是通過(guò)測(cè)量脈沖寬度記錄 CNT2 的計(jì)數(shù)值 N1，然后將輸 入信號(hào)反相，再測(cè)量脈沖寬度，測(cè)得 CNT2 計(jì)數(shù)值 N2N 可以計(jì)算出： 占空比 3 型 ! loo％ 167。 2． 3 單片機(jī)主控模塊 其引腳如圖 2― 6： P1． O VCG P1． 1 ， 2 POOlADO p12 3 PO． 1 tADl P13 4 PO． 2 A02 P14 5 PO， 3 AD3’ P’ 5 6 PO。 4‘ A0439。 P16 7 PO． 5 AD5 P17 PO． 6 tA06 一 S 了 PO 7《 AD739。 《 RXo， P30 EA^，產(chǎn) P ‘ T o p3， ALE，蘆穗∞ 2 PS 毫 N “NTO P3 《 INT39。 P3． 3 P2+7《 A15’ 4 P2． 6《 A’ 4l ‘TO’P3 5 P2 frl39。戶 3 5‘ A13 嗣 1P3． 6 P2． 4《 A39。2l ‘ RD39。P37 P2+3《 A1139。 XTAL2 P2， 2tAlO’ P2． 1 XTAL， tA9 GKD8 搴 m”豫婚餌博博仃悟博硒 ∞∞∞耵筠∞私∞∞引∞勰鵝靜勰弱孔囂麓甜 P2． O t^0 囝 2qATBgCSI 的引腳囝 AT89C51 是一個(gè)內(nèi)含 4K 字節(jié)可編程可擦除的快閃存儲(chǔ)器 FlashMemory 和 128 個(gè) 字節(jié) RAM。低電壓，高性能 CMOS 結(jié)構(gòu)的 8 位單片機(jī)。采用 ATNIEL 高密度非易失存儲(chǔ)器 制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的 MCS51 指令集和輸出管腳相兼容。由于將多功能 8 位 CPU 和快閃存儲(chǔ)器組合在單個(gè)芯片中， ATMEL 的 AT89C51 是一種高效微控制器 ，為很多嵌 入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案。 山東大學(xué)碩士學(xué)位論文 1 AT89C51 的主要特性如下： ．與 McS 一 51 兼容 ． 4K 字節(jié)可編程快閃存儲(chǔ)器 ．壽命： 1000 次寫／擦 ．?dāng)?shù)據(jù)保留時(shí)間：十年 ． 128． 8 位內(nèi)部 RAM ． 32 可編程 I／ O 線 ．兩個(gè) 16 位定時(shí)器／計(jì)數(shù)器 ．五個(gè)中斷源 ．可編程串行通道 ．低功耗的閑置和掉電模式 ．片內(nèi)振蕩器和時(shí)鐘電路 2 其管腳的具體說(shuō)明如下： POl l： PON 為一個(gè) 8 位漏級(jí)開路雙向 I／ O 口，每個(gè)引腳可驅(qū)動(dòng) 8 個(gè) TTL門。當(dāng) Pl 口的 管腳輸入數(shù)據(jù)時(shí)，應(yīng)先把口置‘ 1。作為外部地址／數(shù)據(jù)總線使用時(shí)，用于傳送 8 位數(shù) 據(jù)和低 8 位地址。在快閃編程時(shí)， POD 輸入，當(dāng)快閃進(jìn)行校驗(yàn)時(shí)， POH 輸出，此時(shí) PO 外部必須被拉至高電平。 P1 口： P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I／ Oil， PI 口緩沖器能驅(qū) 動(dòng) 4 個(gè) TTL 門。 Pl 口管腳寫入‘ 1’后，被內(nèi)部上拉為高，可用作輸入。 P2 口： P2 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I／ Oil， P2ll 緩沖器可驅(qū)動(dòng) 4 個(gè) TTL 門，當(dāng) P2 口被寫‘ l’時(shí)，其管腳被內(nèi)部上拉電阻拉高，作為輸入。 P2 口當(dāng)用作外部 程序存儲(chǔ)器或外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)， P2 口輸出 16 位地址的高八位。 P3ll： P3ll 管腳是八個(gè)帶內(nèi)部上拉電阻的雙向 I／ 0 口，可驅(qū)動(dòng) 4 個(gè)TTLfl。當(dāng) P3 口 寫入‘ l’后，被內(nèi)部上拉為高電平，并用作輸入。 P3 口也可作為 AT89C51的一些特 殊功能口，如下表所示： 管腳備選功能 P3． O RXD 串行輸入口 P3． 1 TYD 串行輸出口 P3． 2／ INTO 外部中斷 O 12 山東大學(xué)碩士學(xué)位論文 P3． 3／ INTI 外部中斷 I P3． 4 TO 計(jì)時(shí)器 O 外部輸入 P3． 4 TI 計(jì)時(shí)器 l 外部輸入 P3． 6／ WR 外部數(shù)據(jù)存儲(chǔ)器寫選通 P3． 7／ RD 外部數(shù)據(jù)存儲(chǔ)器讀選通 P3 口同時(shí)為快閃編程和編程校驗(yàn)接收一些控制信號(hào)。 2,3． 2 單片機(jī)控制電路 單片機(jī)測(cè)頻控制電路如圖 2― 7 所示，由單片機(jī)完成整個(gè)測(cè)量電路的測(cè)試控制、數(shù) 據(jù)處理和顯示輸出， CPLD 完成各種測(cè)試功能。 圖 27 單片機(jī)測(cè)頻控制電路 1 由于 CPLD 在對(duì)頻率進(jìn)行計(jì)數(shù)時(shí)，采用 32 位二進(jìn)制計(jì)數(shù)器， 8 位數(shù)據(jù)總線的單 準(zhǔn)頻率信號(hào)的值 ， P2 口讀計(jì)數(shù)器 COUNT 輸出 B[15．． 8 被測(cè)信號(hào)的值。被讀出的四組 8 位數(shù)據(jù)通過(guò) AT89C51 的 SSO， SSl 地址編碼選擇。由 P1 口輸出控制。 2 CS：由單片機(jī)的 PI． 013 控制。 CS O 時(shí)，等精度測(cè)頻： CS I 時(shí)，測(cè)脈寬。 3 CLR：系統(tǒng)全清零功能。 4 ED2：脈寬計(jì)數(shù)結(jié)束狀態(tài)信號(hào)， ED2 I 計(jì)數(shù)結(jié)束。 5 AS：自校和測(cè)頻選擇。 AS： I 測(cè)頻， AS O 自校。 山東大學(xué)碩士學(xué)位 論文 6 STROBE：為預(yù)置門閘，門寬可通過(guò)鍵盤由單片機(jī)控制， STROBE I 時(shí)，預(yù)置門 打開： STROBE O 時(shí)，預(yù)置門關(guān)閉。 7 EDl：測(cè)頻計(jì)數(shù)結(jié)束狀態(tài)信號(hào)， EDI O 時(shí)計(jì)數(shù)結(jié)束。 從 POVI 和 P2 口由低 8 位至高 8 位分別讀出兩組 4 個(gè) 8 位計(jì)數(shù)值。 9 FS 為標(biāo)準(zhǔn)頻率信號(hào)輸入，此頻率來(lái)源于 50MHz 的有源晶振。 10 FX 為被測(cè)信號(hào)輸入，此信號(hào)是經(jīng)過(guò)限幅整形電路后的信號(hào)。 11 FC 為自校頻率，取自單片機(jī)的外接晶振。 167。 2． 4 外圍電路設(shè)計(jì) 2． 4． 1 鍵盤接口電路 鍵盤接口電路如圖 2― 8 所示。鍵盤控制命令由并入串出移位寄存器74LSl65 讀入。 當(dāng)某一鍵盤按下時(shí)，該線為低電平，在單片機(jī)豐程序中置 P3． 2 為‘ 0’，將鍵值置入， 然后再將 P3． 2 與 P3． 512 置‘ l’，將鍵盤值讀入單片機(jī)，從而實(shí)現(xiàn)對(duì)鍵盤動(dòng)態(tài)掃描， 實(shí)時(shí)將鍵盤命令交單片機(jī)處理。 圖 28 鍵盤接口電路 2． 4． 2 顯示電路 圖 2― 9 中， AT89C51 以串行通信方式 0，即同步移位寄存器方式通過(guò)P3． 0， P3． 1 實(shí) 14 山東大學(xué)碩士學(xué)位論文 出低電平時(shí)具有 8MA 的灌電流能力，在靜態(tài)顯示方式下足以保證顯示亮度。因?yàn)? 74LSl64 輸出沒(méi)有鎖存功能，因此，在傳送信號(hào)時(shí)輸出端數(shù)碼管會(huì)有瞬間閃爍，但由 于系統(tǒng)采用 12 刪 z 晶振。傳送波特率高達(dá) 1M，且一次發(fā)送數(shù)據(jù)很少，故閃爍并不明顯。 P3． 4 用于鍵盤和顯示電路的切換選通。另外， Eh 于鍵盤和顯示電路共享單片機(jī)的串 行口，在每次顯示前，程序必須將 P3． 2 置一 0，將 74LSl65 的輸出置‘ 1’，才能保證 P3． 0 口正確傳送顯示數(shù)據(jù)。 圖 29 顯示電路 圖 2_10 電源模塊 山東大學(xué)碩士學(xué)位論文 2． 4． 4 其它電路 單片機(jī)的時(shí)鐘電路由 12MHz的晶振提供。 CPLD的標(biāo)準(zhǔn)頻率信號(hào) F n50MHz的有源晶 振提供。自校輸入信號(hào)取自單片機(jī)的 12Mitz 晶振。被測(cè)信號(hào)經(jīng)過(guò)放大整形電路調(diào)理后 輸入。 山東大學(xué)碩士學(xué)位論文 第三章軟件設(shè)計(jì)