cadence講義版圖設計驗證(編輯修改稿)
2025-01-17 23:46 本頁面
【文章內容簡介】 qInstance－ 例元qContact－ 通孔現在 LSW中選中層，然后點擊創(chuàng)建命令，在畫相應圖形CADENCE46繪制反相器版圖vINV Example 首先回顧一下 CMOS反相器制作流程：Stage 1:NwellPwellCADENCE47繪制反相器版圖Stage 2:Pdiffusion N diffusionCADENCE48繪制反相器版圖Stage 3:PolygateCADENCE49繪制反相器版圖Stage 4:P+implant N+implantCADENCE50繪制反相器版圖Stage 5:contactCADENCE51繪制反相器版圖Stage 6:Metal1CADENCE52繪制反相器版圖Stage 7:viaCADENCE53繪制反相器版圖Stage 8:Metal2CADENCE54繪制反相器版圖 版圖編輯工具使用器件加工工藝流程OK！?。ADENCE55繪制反相器版圖1CADENCE56繪制反相器版圖2CADENCE57繪制反相器版圖3CADENCE58繪制反相器版圖4CADENCE59繪制反相器版圖5CADENCE60繪制反相器版圖6CADENCE61繪制反相器版圖7CADENCE62繪制反相器版圖8CADENCE63繪制反相器版圖9CADENCE64Virtuoso Layout Editor 現在，您已經掌握版圖編輯大師的基本操作，通過上機實驗鞏固和提高！CADENCE65 Cadence設計系統(tǒng)介紹設計系統(tǒng)介紹清華大學微電子所清華大學微電子所CADENCE66OUTLINE Cadence 系統(tǒng)概述版圖設計工具－ Virtuoso LE版圖驗證工具－ Diva版圖驗證工具－ DraculaCADENCE67設計流程 CADENCE68版圖驗證版圖驗證的必要性？? 確保版圖繪制滿足設計規(guī)則? 確保版圖與實際電路圖一致? 確保版圖沒有違反電氣規(guī)則? 可供參數提取以便進行后模擬CADENCE69版圖驗證vIC 后端流程圖 :CADENCE70Cadence 版圖驗證工具q Diva Diva 是 Cadence 的版圖編輯大師 Virtuoso集成的交互式版圖驗證工具，具有使用方便、操作快捷的特點，非常適合中小規(guī)模單元的版圖驗證。q Dracula Dracula（ 吸血鬼）是 Cadence 的一個獨立的版圖驗證工具，按批處理方式工作，功能十分強大，目前是完整芯片驗證的標準。CADENCE71版圖驗證工具－ DIVAv Diva － Design Interactive Verification Automation DIVA 是 Cadence軟件中的驗證工具集，用它可以找出并糾正設計中的錯誤 .它除了可以處理物理版圖和準備好的電氣數據，從而進行版圖和線路圖的對查（ LVS） 外。還可以在設計的初期就進行版圖檢查，盡早發(fā)現錯誤并互動地把錯誤顯示出來，有利于及時發(fā)現錯誤所在，易于糾正。 CADENCE72版圖驗證工具－ DIVAq Diva 工具集組成 :（ iDRC）（ iLPE）（ iPRE）（ iERC）（ iLVS）CADENCE73版圖驗證工具－ DIVAv Remark:1. Diva中各個組件之間是互相聯系的，有時候一個組件的執(zhí)行要依賴另一個組件先執(zhí)行。例如：要執(zhí)行 LVS就先要執(zhí)行 DRC。 2. 運行 Diva 之前，要準備好規(guī)則驗證文件，這些文件有默認名稱：做 DRC時的文件應以，版圖提取文件以。做 LVS時規(guī)則文件應以。CADENCE74版圖驗證工具－ DIVAvDIVA功能qDRCqExtractorqERCqLVSCADENCE75版圖驗證工具－ DIVAvDRC:對 IC 版圖做幾何空間檢查，以確保線路能夠被 特定加工工藝實現。vERC:檢查電源、地的短路，懸空器件和節(jié)點等電氣 特性。vLVS:將版圖與電路原理圖做對比，以檢查電路的連 接，與 MOS的長寬值是否匹配。vLPE:從版圖數據庫提取電氣參數（如 MOS的 W、 L值
環(huán)評公示相關推薦
鄂ICP備17016276號-1