集成電路版圖設(shè)計教程(編輯修改稿)
2025-02-03 01:53 本頁面
【文章內(nèi)容簡介】 ③ 用左面一列 A、 B、 C多晶布局器件的串并聯(lián)，右面一列 A、 B、 C多晶布局器件的串聯(lián)。整個電路分為4行，第 2和第 3行組成進(jìn)位電路的前級，第 1行和第 4行組成求和電路的前級。 ④ 進(jìn)位與求和的輸出反相器采用較大的寬長比。 ⑤ 在版圖中間一條橫的金屬線阻擋了進(jìn)位部分串并聯(lián)電路的輸出從上至下進(jìn)行連接，用多晶從該金屬線下穿過將這段輸出金屬連接。 2. CMOS RAM單元及陣列 (1） CMOS RAM單元 電路圖 版圖 特點 ：版圖用雙層金屬設(shè)計。兩個反相器共源，它們的交叉連接和襯底連接都用金屬 1，兩條位線也用金屬 1作為連線。 Vdd、 Vss和 W用金屬 2作為導(dǎo)線。門管的多晶柵和金屬 1連接，然后金屬 1經(jīng)過通孔連接到用字線。阱和襯底的接觸也經(jīng)過通孔連接到 Vdd和 Vss。 (2) CMOS RAM陣列 CMOS SRAM 4 4陣列 特點 ：存儲單元排成陣列時，列的方向只要求相鄰單元位線的間距符合設(shè)計規(guī)則；行的布局合并了公共區(qū)域，即 Vdd和 Vss共用。 3. CMOS D觸發(fā)器 (1) 無置位和復(fù)位端的 D觸發(fā)器 電路圖 電路圖中 ,用鐘控反相器代替反相器和傳輸門（ TG2）串聯(lián)。 版
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號-1