最新異或門版圖設(shè)計報告(編輯修改稿)
2024-07-22 18:46 本頁面
【文章內(nèi)容簡介】 n In 100n 400n).tran In 800n.print tran v(A) v(B) v(F)End of main circuit:Module0上升沿 下降沿 均10nv8 B Gnd pulse( 10In 10In 100n 200n)v9 A Gnd pulse( 10In 10In 100n 400n)*NODE NAMEALASES* 1=Gnd(,12)* 2=Vdd(12,37)* 4=B(15,12)* 5=A(5,13)* 6=F(72,13).include“E:\ProgramFiles\tannerEDA\\models\M1 F B A Vdd PMOS L=2u W=22u $（ 25 30）M2 3 A Vdd Vdd PMOS L=2u W=22u $（ 25 30）M3 F A M4 F B Gnd NMOS L=2u W=22u $（ 25 30）M4 F B Gnd NMOS L=2u W=22u $（ ）M5 3 A Gn
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號-1