北郵模擬集成電路設(shè)計(jì)期末實(shí)驗(yàn)報(bào)告(編輯修改稿)
2025-10-03 11:31 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 源共柵電流鏡設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康氖煜ぼ浖氖褂茫私釩adence軟件的設(shè)計(jì)過(guò)程。掌握電流鏡的相關(guān)知識(shí)和技術(shù)，設(shè)計(jì)集成電路實(shí)現(xiàn)所給要求。二、實(shí)驗(yàn)要求；:1；；~1000uA。三、實(shí)驗(yàn)內(nèi)容（W/L）（W/L）（W/L）(W/L)4和溝道長(zhǎng)度L四、實(shí)驗(yàn)結(jié)果由圖可知，i6=,idc=100u,所以idc:i6≌1:1,大致符合電流鏡的設(shè)計(jì)要求。且Vmin=.實(shí)驗(yàn)六：兩級(jí)運(yùn)算放大器設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康氖煜ぼ浖氖褂?，了解synopsys軟件的設(shè)計(jì)過(guò)程。掌握電流鏡的相關(guān)知識(shí)和技術(shù)，設(shè)計(jì)集成電路實(shí)現(xiàn)所給要求。 實(shí)驗(yàn)要求 單級(jí)放大器輸出對(duì)管產(chǎn)生的小信號(hào)電流直接流過(guò)輸出電阻，因此單級(jí)電路的增益被抑制在輸出對(duì)管的跨導(dǎo)與輸出阻抗的乘積。在單級(jí)放大器中，增益是與輸出擺幅相矛盾的。要想得到大的增益我們可以采用共源共柵結(jié)果來(lái)極大的提高出阻抗的值，但是共源共柵中堆疊的MOS管不可避免的減少了輸入電壓的范圍。因?yàn)槎嘁粚庸茏又辽僭黾右粋€(gè)對(duì)管子的過(guò)驅(qū)動(dòng)電壓。這樣在共源共柵結(jié)構(gòu)的增益與輸出電壓矛盾。為了緩解這種矛盾引入兩級(jí)運(yùn)放，在兩級(jí)運(yùn)放中將這兩個(gè)點(diǎn)在不同級(jí)實(shí)現(xiàn)。如本設(shè)計(jì)中的兩級(jí)運(yùn)放，大的增益靠第一級(jí)與第二級(jí)級(jí)聯(lián)而組成，而大的輸出電壓范圍靠第二級(jí)的共源放大器來(lái)獲得。 設(shè)計(jì)一個(gè)COMS兩級(jí)放大電路，滿足以下指標(biāo)：AV=5000V/V（74dB） VDD= VSS=GB=5MHz CL=5pf SR10V/us 相位裕度=60度VOUT范圍=[2,2]V ICMR=1~2V Pdiss=2mW 實(shí)驗(yàn)內(nèi)容確定電路的拓?fù)浣Y(jié)構(gòu)： 圖中有多個(gè)電流鏡結(jié)構(gòu)，M5,M8組成電流鏡，流過(guò)M1的電流與流過(guò)M2電流ID1,2=ID3,4=1/2*ID5，同時(shí)M3，M4組成電流鏡結(jié)構(gòu)，如果M3和M4管對(duì)稱，那么相同的結(jié)構(gòu)使得在x，y兩點(diǎn)的電壓在Vin的共模輸入范圍內(nèi)不隨著Vin的變化而變化，為第二極放大器提供了恒定的電壓和電流。圖1所示，Cc為引入的米勒補(bǔ)償電容。利用表表2中的參數(shù)計(jì)算得到第一級(jí)差分放大器的電壓增益為：第二極共源放大器的電壓增益為所以二級(jí)放大器的總的電壓增益為相位裕量有要求60176。的相位裕量，假設(shè)RHP零點(diǎn)高于10GB以上所以 即 由于要求的相位裕量，所以可得到=，為了獲得足夠的相位裕量我們可以選定Cc=3pF考慮共模輸入范圍：在最大輸入情況下，考慮M1處在飽和區(qū)，有 （4）在
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1