北郵數(shù)字電路實(shí)驗(yàn)報(bào)告(編輯修改稿)
2024-08-18 02:03 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 ⑶利用全加器的邏輯表達(dá)式和半加器的邏 輯功能，實(shí)現(xiàn)全加器。用3線—8線譯碼器（74L138）和邏輯門設(shè)計(jì)實(shí)現(xiàn)函數(shù)設(shè)計(jì)實(shí)現(xiàn)過程：⑴利用QuartusII選擇譯碼器（74L138）的圖形模塊單元。 ⑵函數(shù) 可以通過譯碼器（74L138）和一個(gè)與非門實(shí)現(xiàn)。將譯碼器輸出端y0,y2,y4,y7作為輸入端接到與非門即可實(shí)現(xiàn)函數(shù)。三．實(shí)驗(yàn)原理圖⑴半加器的原理圖：⑵全加器的原理圖：⑶用3線—8線譯碼器（74L138）和邏輯門設(shè)計(jì)實(shí)現(xiàn)函數(shù)：四．仿真波形圖⑴半加器的仿真波形圖：⑵全加器的仿真波形圖：⑶3線—8線譯碼器（74L138）和邏輯門設(shè)計(jì)實(shí)現(xiàn)函數(shù)的仿真波形圖：五．仿真波形圖分析⑴半加器仿真波形圖分析： 當(dāng)半加器的2個(gè)輸入端都輸入0時(shí)，即a=b=0時(shí)，則有輸出：半加和s=0，進(jìn)位端co=0。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1