【文章內(nèi)容簡介】 等音頻格式； 2 個多通道帶緩沖串行端口（ McBSP），采用 RS232 電平驅(qū)動； 1 個 VCXO 內(nèi)插控制單元（ VIC），支持音 /視頻同步； 1 個 32 位、 66M 赫茲、 主 /從 PCI 接口，遵循 規(guī)范； 1 個用戶可配置的 16/32 主機接口（ HPI）； 1 個 16 位通用輸入 /輸出端口（ GPIO）； 1 個 64 位外部存儲器接口（ EMIF），能夠與大多數(shù)異步存儲器（ SRAM、EPROM）及同步存儲器（ SDRAM， SBSRAM， ZBT SRAM， FIFO）無縫連接，最大可尋址外部存儲器空間為 1024MB； 1 個具有 64 路獨立通道的增強型直接內(nèi)存訪問控 制器（ EDMA）； 1 個數(shù)據(jù)管理輸入 /輸出模塊（ MDIO）； 1 個 I2C 總線模塊； 3 個 32 位通用定時器； 1個符合 IEEE JTAG接口及子板接口等。 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設(shè)計 第 16 頁 共 83 頁 圖 6 TMS320DM642的內(nèi)核和片上資源 TMS320DM642 的 CPU 單元、 Cache 結(jié)構(gòu)和 EDMA DM642 是 基于 C64x 的 CPU，這是 C6000 系列 DSP 的一個部分。為了滿足視頻和圖象處理的需要，該系列 DSP 采用 VelociTI 體系結(jié)構(gòu)。該 DSP 還采用高級超長指令字結(jié)構(gòu)，使得在一個指令周期能夠并行處 理多條指令。 DM642 的 CPU 的組成部分包括： （ 1） 兩個通用寄存器 (A 和 B，各 32 個 32bit 通用寄存器 )； （ 2） 8 個功能單元 (L1， L2， S1， S2， M1， M2， D1， D2)； （ 3） 兩個從內(nèi)存讀數(shù)據(jù)的數(shù)據(jù)通道 (LD1 和 LD2)； （ 4） 兩個寫內(nèi)存的數(shù)據(jù)通道 (ST1 和 ST2)； （ 5） 兩個數(shù)據(jù)地址通道 (DA1 和 DA2)； （ 6） 兩個寄存器組數(shù)據(jù)交叉通道 (1X 和 2X)； 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設(shè)計 第 17 頁 共 83 頁 L1 和 L2 組成了 DM642 的兩級緩存。 L1 距離 DSP 核最近，數(shù)據(jù)訪問速度最快，只能作為不能尋址的 Cache 使用，由相互獨立的 LIP 和 LID 組成；LIPCache 大小為 16kB，直接映射，每行大小為 32B； LID Cache 大小 16kB， 2路映射，每行大小為 64B。 L2 是 L1 和外存儲器的中間層，容量較大，有 256kbit/s，是統(tǒng)一的存儲空間，即可同時存儲程序和數(shù)據(jù)。 L2 可作為 SRAM 映射到存儲空間使用，也可整體作為第二級 Cache，或是作為二者按比例的一種組合混合使用。L2 作為 SRAM 使用時，即是 DM642 的片內(nèi)內(nèi)存，從整個系統(tǒng)地址空間的起始地址 0x00000000 開始編址，當作為 Cache 使用時， 4 路映射，每行大小為 128B，容 量在 3256kB 之間。在實際開發(fā)過程中要充分利用 Cache，總的原則是將盡量多的關(guān)鍵數(shù)據(jù)分配在片內(nèi)， Cache 越大越好，對于不同的應(yīng)用需要用不同的配置。最優(yōu)配置需要在開發(fā)中根據(jù)經(jīng)驗和實際的測試結(jié)果進行選擇。 DM642 處理器片上有一個 EDMA 控制器，如果把 CPU 的工作比喻為前臺事務(wù)，那么 EDMA 的工作則視為后臺事務(wù)，不占用 CPU 時間，這種機制提高了CPU 的工作效率。 DM642 的 EDMA 能提供超過 2Gb/s 的外部帶寬。 EDMA 支持 64 路 EDMA 通道，可與 DM642 的某個事件進行關(guān)聯(lián) 。 EDMA 時間出發(fā) 與 CPU中斷出發(fā)相類似，只要正確設(shè)置了 EDMA 通道，滿足觸發(fā)條件后在程序中便會自動進入相應(yīng)的 EDMA事件處理函數(shù)。 EDMA總共有 85 個參數(shù)用來對“ linking”或“ chaining”進行配置?！?Linking”是在一個事件被觸發(fā)時，允許一個序列進行傳輸?！?Chaining”是當一個通道的數(shù)據(jù)傳輸完畢時，觸發(fā)另一個通道的數(shù)據(jù)傳輸。 Linking 和 Chaining 使得僅僅被 CPU 初始配置之后， EDMA 能夠連續(xù)的自動運行。 TMS320DM642 的視頻口 TMS320DM642 共三個視頻接口 即 VP0~VP1，每個視頻口包括 20 路數(shù)據(jù)信號 VPxD[19:0]， 2 路時鐘信號 VPxCLK[1:0]（輸入引腳）， 3 路控制信號VPxCTL[2:0]。每個視頻口劃分為 A、 B 兩個通道，每個通道既可以配置為視頻輸入口也可以配置為視頻輸出口，不過 A、 B 兩個通道在使用過程中必須設(shè)置為相同類型的輸入或者輸出，不能某個通道配置為視頻輸入，另一個通道配置為視頻輸出。 表 2 視頻口的功能分配 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設(shè)計 第 18 頁 共 83 頁 視頻口名稱 通道 第 1 功能 第 2 功能 VP0 A 視頻口 McBSP0 B 視頻口 McASP VP1 A 視頻口 McBSP1 B 視頻口 McASP VP2 A 視頻口 單獨使用 B 視頻口 單獨使用 TMS320DM642 片上提供了多個與視頻口參數(shù)設(shè)置相關(guān)的寄存器，通過設(shè)置這些寄存器把視頻口配置為視頻輸入口或視頻輸出口，視頻輸入口用于捕獲外部視頻輸入數(shù)據(jù)，視頻輸出口用于顯示視頻圖像。與視頻口相關(guān)的寄存器分為控制用寄存器、視頻捕獲寄存器、視頻捕獲 FIFO 寄存器、視頻顯示寄存器、視頻顯示 FIFO 寄存器等。 TMS320DM642 的其他外設(shè) （ 1） 主端口接口 HPI 主機接口是一個能夠通過主處理器直接 訪問 CPU 的存儲空間的并行口，主機設(shè)備作為一個主要的接口從而可以進行更加容易的訪問，主機和 CPU 可以經(jīng)過內(nèi)部和外部的存儲器進行相互交換信息。主機還能夠直接訪問存儲映射的外圍設(shè)備。 32bit 的 HPI 提供和多種工業(yè)標準的主處理器或 PCI 橋芯片相連。 HPI 與 CPU存儲空間的互聯(lián)是通過 EDMA控制器實現(xiàn)的。主機和 CPU都可以對 HPI 控制寄存器 （ HPIC） 和 （ HPI） 地址寄存器 （ HPIA） 進行訪問。主機可以通過使用外部數(shù)據(jù)和接口控制信號來訪問 HPI 數(shù)據(jù)寄存器 （ HPID） 和 HPIC。 （ 2） PCI 接口 通過集成的 PCI 主 /從設(shè)備總線接口， TMS320C6000 的 PCI 口支持 DSP 和一個 PCI 主機的連接。對于 C64x 器件，像 DM642,通過 EDMA 控制器實現(xiàn) PCI 口和 DSP 的接口。這種結(jié)構(gòu)考慮到 PCI 主設(shè)備和從設(shè)備處理，并可以使DMA/EDMA 通道資源用于其他應(yīng)用。 （ 3） 擴展內(nèi)存接口 EMIF TMS320DM642 的數(shù)據(jù)總線寬度為 64 位，劃分為 4 個存儲空間 CE0~CE3，每個存儲空間的大小為 256MB。 DM642 通過 EMIF 接口擴展外部存儲器時，使用 CE0~CE3 信號作為空間片 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設(shè)計 第 19 頁 共 83 頁 選信號，可以把外擴的 存儲器映射在不同空間中，空間片選信號低電平有效，EMIF 接口的數(shù)據(jù)寬度也支持 8 位、 16 位和 32 位的數(shù)據(jù)。 （ 4） 多路音頻串口 （ McASP） TMS320DM642 設(shè)備包含一個多聲道音頻串行端口（ McASP）接口外設(shè)（ McASP 0），為了多聲道音頻應(yīng)用需要， McASP 是一個被優(yōu)化了的串口。 McASP 由發(fā)射部分和接收部分組成，它們能夠用不同的數(shù)據(jù)格式、隔離的主時鐘、位時鐘、幀同步或者一部分完全獨立地進行操作，傳輸部分和接收部分可以是同步的。 McASP 模塊還包括一個 16 位移位寄存器池，可配置為用于傳輸數(shù)據(jù) ，接收數(shù)據(jù)，或通用輸入 /輸出（ GPIO）。 McASP 的傳輸段可以用時分復(fù)用同步串行格式傳送數(shù)據(jù)，或用一個數(shù)字音頻接口格式傳輸數(shù)據(jù)，它的位流可被編碼為 S / PDIF， AES 3 ， IEC 60958，CP 430 的傳輸。接收段的 McASP 支持的 TDM 同步串行格式。 多路緩存串口 McBSPMcBSP 能夠和多種標準的端口相連， McBSP 是一種同步串口。 （ 5） 通用 I/O 端口 GPIO 該 GPIO 外圍設(shè)備提供專用普通用途引腳，可以配置為輸入或輸出。當配置為輸出，可以寫一個內(nèi)部寄存器以控制外部引 腳的狀態(tài)驅(qū)動。當配置為輸入，可以通過內(nèi)部寄存器的狀態(tài)來探測輸入引腳的狀態(tài)。另外， GPIO 外圍設(shè)備可能導致 CPU 中斷和 EDMA 事件用不同的中斷或事件方式。 綜上所述可知： TMS320DM642 是一個強大的多媒體處理器，是構(gòu)成多媒體通信系統(tǒng)的良好平臺。它的豐富的外圍接口使得它近乎是一個多媒體嵌入式系統(tǒng)的單芯片硬件平臺；它的完全可編程性，又可以使得它能夠兼容正在發(fā)展的各種多媒體信號處理標準，構(gòu)成通用的軟件平臺。這些特性必將使得它得到廣泛的應(yīng)用。 視頻采集壓縮系統(tǒng)的核心電路設(shè)計 基于 TMS320DM642 的 視頻采集壓縮系統(tǒng)硬件設(shè)計包含以下核心模塊：音視頻 A/D 轉(zhuǎn)換模塊、擴展存儲模塊、網(wǎng)絡(luò)模塊、電源模塊、串行通信模塊。 音視頻 A/D 轉(zhuǎn)換模塊主要完成 4 路模擬 CVBS 信號和 4 路 LINE_IN 信號的模數(shù)轉(zhuǎn)換以及與 DM642 視頻口的連接；擴展存儲模塊主要是完成 DM642 EMIF 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設(shè)計 第 20 頁 共 83 頁 接口與 SDRAM 及 FLASH 的連接；網(wǎng)絡(luò)模塊實現(xiàn) DM642 EMAC 接口與以太網(wǎng)物理層控制器之間的連接；電源模塊實現(xiàn)對視頻采集壓縮系統(tǒng)各芯片的電源供應(yīng)，以及對系統(tǒng)電壓監(jiān)控并產(chǎn)生復(fù)位信號；串行通信模塊主要實現(xiàn)專用異步通信芯片對 DM642 McBSP 接口的擴展，從而實現(xiàn)穩(wěn)定、準確的串行通信。 音視頻 A/D 轉(zhuǎn)換模塊的設(shè)計 一般采集彩色圖像，首先要進行視頻解碼，即把復(fù)合的視頻信號分解成亮度和兩個色差信號，各個分量再獨立進行量化。傳統(tǒng)的模擬電路的亮色分離存在著如下兩個缺點： （ 1） 模擬的亮色分離電路一般采用帶通濾波器和陷波器，但模擬濾波器結(jié)構(gòu)復(fù)雜，調(diào)整較繁，相頻特性不理想，常使亮色分離不干凈。而且?guī)捠芟拗?，難以達到高保真的效果。 （ 2） 信源送來的行場同步都有抖動，有時還會失同步，鎖相電路應(yīng)能跟上行同步，并且輸出的抖動要小。因為實際的視頻 采樣系統(tǒng)中，為了使后級的處理簡單，往往需要采樣時鐘與行頻鎖相，形成所謂的行頻鎖相視頻采樣，以使得到的樣點為行正交結(jié)構(gòu)。另外，解碼器中還要恢復(fù)副載波信號來解調(diào)色差信號，恢復(fù)色副載波的頻率和相位的準確度直接影響到解調(diào)的質(zhì)量。因此，解碼器系統(tǒng) (特別是多制式的解碼器 )中，鎖相系統(tǒng)要能完成多種頻率的高精度鎖相。 音視頻 A/D 轉(zhuǎn)換模塊由音視頻解碼芯片構(gòu)成，由于 DM642 的 VP 口能夠接受 CCIR60 RAW Video 等多種格式的視頻數(shù)據(jù)，提供了與目前市面上流行的視頻編解碼芯片的無縫連接 ，因而大大簡化了設(shè)計，在芯片的選擇上更多集中在視頻解碼質(zhì)量，芯片功耗等方面進行考慮。 由于設(shè)計中采用模擬攝像頭進行視頻數(shù)據(jù)的采集，因此需要使用視頻解碼芯片將采集到的模擬數(shù)據(jù)進行數(shù)字化，然后傳送給 DM642 的視頻端口進行處理。這里的視頻解碼芯片選用了 TI 公司生產(chǎn)的 TVP5150 芯片。該芯片是一款超低功耗的視頻解碼器，正常工作時功耗僅為 115mW，在省電模式下功耗不超過 1mW。它支持 PAL/NTSC/SECAM 制式的視頻信號，采用了節(jié)省空間的 32pinTQFP 封裝，芯片需要 + 的模擬 /數(shù)字電壓和 + 的 I/O 電壓。 TVP5150 支持 2 路復(fù)合視頻 (CVBS)或 1 路 S 一端子 (Svideo)輸入，由 的外部振蕩器產(chǎn) 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設(shè)計 第 21 頁 共 83 頁 生解碼器內(nèi)部 9bitADC 所需的 27MHz 采樣頻率，將輸入的模擬視頻信號轉(zhuǎn)換為帶離散同步信號的 8bit 4： 2： 2YCbCr 或者帶內(nèi)嵌同步信號的 8bit 格式的數(shù)字視頻信號并輸出，除此之外， TVP5150 還輸出同步信號，消隱信號，鎖定信號和時鐘信號。 TVP5150A 解碼器還包括一組內(nèi)部寄存器 (地址從 00hFFh )，芯片的所有工作參數(shù)包括視頻特征 (色調(diào)、對 比度、明亮度、飽和度和尖銳度 )和其他一些相關(guān)的控制等都由 DM642 通過 I2C 串行端口在這些寄存器中設(shè)置。 圖 ７ 視頻芯片與 DM642 的連接 系統(tǒng)對音頻信號的處理使用 TI 的 TLV320AIC23 音頻編解碼器，模擬的音頻信號通過線性輸入接口輸入 AIC23，經(jīng)過模數(shù)轉(zhuǎn)換后傳送給 DSP 進行處理。DSP 處理后的音頻信號再通過 AIC23 轉(zhuǎn)換為模擬信號輸出。 AIC23 編解碼器使用兩個串行通道，一個通道控制編解碼器的內(nèi)部配置寄存器，另一個用于收發(fā)數(shù)