【文章內(nèi)容簡介】 有64路獨立通道的增強型直接內(nèi)存訪問控制器（EDMA）； 1個數(shù)據(jù)管理輸入/輸出模塊（MDIO）； 1個I2C總線模塊； 3個32位通用定時器； 1個符合IEEE 。L1高速緩存16kBC64xDSP內(nèi)核SDRAML2高速緩沖存儲器 256kB增強型的DMA控制器視頻端口0L1數(shù)據(jù)緩沖區(qū)16kB視頻端口2視頻端口1MCASP10/100Mbit/s 以太網(wǎng)66MHz PCIEMIF DM642結(jié)構(gòu)示意圖、軟件實現(xiàn)的選擇標(biāo)準(zhǔn)的軟件無線電采用模塊化結(jié)構(gòu)的寬帶A/D和D/A及高速DSP來建立VME公共硬件平臺,支持并行、流水線及異種多處理機；將射頻、中頻、基帶和比特流部分組裝在一個VME系統(tǒng)中,來完成無線電系統(tǒng)的基本的功能；用工作站將用戶接口、研究工具、開發(fā)工具和本地信源編碼/解碼等都集成在一起,提供對系統(tǒng)的軟件支持。天線、VME分系統(tǒng)和工作站構(gòu)成一個完整的軟件無線電系統(tǒng)結(jié)構(gòu)。軟件無線電系統(tǒng)的硬件平臺的實現(xiàn)方案主要有四種:DSP方案、FPGA方案、ASIC方案以及計算機工作站方案。計算機工作站功能是最多的,開發(fā)工具也非常多,系統(tǒng)擴展性和現(xiàn)場可編程性都非常強,但是尺寸和成本卻太高； FPGA現(xiàn)場可編程性和系統(tǒng)擴展性很好,但是功能較少；ASIC雖然系統(tǒng)擴展性強，但是功能卻一般,且無現(xiàn)場可編程性；DSP功能和現(xiàn)場可編程性都比較強,尺寸和成本以及系統(tǒng)擴展性也相當(dāng)適中,所以一般都采用基于DSP硬件平臺來設(shè)計的方案。從上面的分析我們可以得出,現(xiàn)在DSP運算能力仍然非常有限,如果只用DSP來實現(xiàn)軟件無線電是基本不可能的,有些處理，例如解調(diào)解擴都可以放到FPGA上,FPGA的芯片容量效率較高,它的規(guī)模取決于匹配濾波器的帶寬和性能、同步算法的復(fù)雜性、相關(guān)處理的復(fù)雜性等。實施不同的調(diào)制和解調(diào)，在DSP的主要區(qū)別在于在其軟件實現(xiàn)，編程就行了主程序調(diào)用相應(yīng)的軟件模塊。這也是軟件無線電技術(shù)多模塊實現(xiàn)思想的具體體現(xiàn)。濾波器ADCFPGAFIFODSP系統(tǒng)天線FIFODAC麥克風(fēng) 一種基于DSP的軟件無線電硬件平臺在這里DSP系統(tǒng)可以包含單個或者多個通用DSP,例如可以用2片TMS320DM642, FIFO可以自動存儲轉(zhuǎn)換結(jié)果,DSP芯片也可以有外部資源。另外,用可配置的數(shù)字ASIC加上DSP來實現(xiàn)軟件無線電的靈活性,還可以使用多用途調(diào)制解調(diào)芯片(MMC)[15],它包括了由ASIC所實現(xiàn)的調(diào)制解調(diào)函數(shù)、先進的功率管理、一個可編程的DSP核心,以及一些個輸入輸出的接口邏輯。可以做到的窄帶干擾抑制的MMC卡，數(shù)字到數(shù)字的轉(zhuǎn)換，調(diào)制和解調(diào)，電源管理等，它們是由可編程DSP核心控制ASIC電路來完成。因此,為減小DSP的工作壓力可以采用專用的、高編程的硬件來完成高速的濾波和處理,當(dāng)然，這些專用的可編程硬件是常見的，這種混合的DSP的軟件無線電結(jié)構(gòu)仍能滿足設(shè)計要求。基于DSP的硬件設(shè)計是日前可以具體實現(xiàn)的設(shè)計,通用性、靈活性都非常好,也相對開發(fā)較容易,性能較好。軟件無線電的軟件結(jié)構(gòu)可以采用基于OSI參考模型的分層軟件體系,支持開放式的模塊化設(shè)計。軟件無線電是整體可編程的，包括無線電頻段，信道接入方式和信道調(diào)制。但也與使用軟件控制的數(shù)字無線通信之間的重要區(qū)別。凡DSP需要處理與信道編碼，正交數(shù)字上變頻和多速率信號處理，在這里特定的DSP編程不再贅述。DSP編程語言C和匯編語言，軟件編程相對簡單，但它的編程通常是串行處理，而不是平行的，它僅僅是在芯片之間的平行，但FPGA可以實現(xiàn)高性能并行，這就是為什么我們介紹FPGA的一個重要原因。出于同樣的算法，使用不同的編程效率是不同的，人工用高級語言編程效率比匯編語言編寫的命令級，高級語言程序比通過軟件工具自動生成的算法編程和高效率。選擇什么樣的編程取決于對系統(tǒng)資源的緊張程度。靈活應(yīng)用軟件無線電的基本硬軟件模塊,可使軟件無線電設(shè)備對傳播條件具有多種自適應(yīng)能力，多種抗干擾能力，靈活可變的多址方式，用戶需要的多種業(yè)務(wù)及多種組網(wǎng)與接口能力等。實現(xiàn)軟件無線電的硬件平臺主要包括以下四類：數(shù)字信號處理器（DSP）方案、專用集成芯片(ASIC)方案、現(xiàn)場可編程邏輯器件(FPGA)方案以及計算機工作站方案。下面對這四種方案的優(yōu)缺點作一個系統(tǒng)比較。表 四種硬件平臺方案特點比較性能方案 功能尺寸成本現(xiàn)場可編程性系統(tǒng)擴張性開發(fā)難度通用DSP多適中較低強好一般ASIC一般大高無好較難FPGA少小較高強較好難計算機工作站很多很大很高強很好很難考慮到 DSP 的通用性、靈活性和開發(fā)調(diào)試方便容易等特點，所以本系統(tǒng)選用以DSP 為核心的硬件系統(tǒng)作為軟件無線電系統(tǒng)的設(shè)計研究平臺。本系統(tǒng)是一個單通道通信系統(tǒng)，DSP芯片作為數(shù)字信號處理部分的硬件核心，系統(tǒng)的核心結(jié)構(gòu)采用DSP+A/D+D/A。在系統(tǒng)的發(fā)送端，A/D將采樣的基帶信息送至DSP，經(jīng)DSP處理后產(chǎn)生的調(diào)制信號送至D/A轉(zhuǎn)換成模擬的調(diào)制信號，然后模擬混頻器電路增大到無線頻率范圍內(nèi)的頻率調(diào)制信號，并通過天線發(fā)射出去。在接收端，將天線接收的調(diào)制信號由濾波放大后，由混頻器將高頻信號轉(zhuǎn)換成中頻信號送至 A/D，A/D 采樣后送至DSP進行信號的解調(diào)，最后將解調(diào)出的基帶信號經(jīng) D/A轉(zhuǎn)換送至低放輸出。這種方案，開放性強，可實現(xiàn)通過軟件編程參數(shù)或波形的變化，而不用重新設(shè)計一個新的硬件平臺，可以實現(xiàn)各種通信系統(tǒng)的互聯(lián)互通，覆蓋不同的頻段，以支持不同的通信格式，網(wǎng)絡(luò)，調(diào)制和解調(diào)，編碼和解碼方法。大多數(shù)通用DSP信號處理的其他部件，如高速FFT和擴頻匹配濾波器等，用于完成，以實現(xiàn)實時處理，可以實現(xiàn)使用專用處理器，通用DSP工作過程降低系統(tǒng)壓力，提高其系統(tǒng)運作性能[16]。第三章 系統(tǒng)硬件設(shè)計 系統(tǒng)總體方案概述本系統(tǒng)是以DSP為核心，是基于DSP的軟件無線電系統(tǒng)建立的一個平臺，是一個單信道的發(fā)射器和一個接收器。通過加載不同的軟件程序包實現(xiàn)AM調(diào)制與解調(diào)。該系統(tǒng)具有很好的兼容性，通用性和開放性。整個系統(tǒng)平臺可分為發(fā)送系統(tǒng)與接收系統(tǒng)，這兩個系統(tǒng)除了模擬端部分不相同之處以外，DSP系統(tǒng)部分采用了以DSP芯片TMS320DM642為核心的硬件系統(tǒng)，發(fā)送系統(tǒng)完成語音信號的低通采樣、調(diào)制以及數(shù)模轉(zhuǎn)換，接收系統(tǒng)則完成調(diào)制信號的低通采樣、解調(diào)以及數(shù)模轉(zhuǎn)換，系統(tǒng)硬件框圖如圖 所示。通用DSPJTAG仿真外部時鐘外部時鐘窄帶A/DD/A基帶信號調(diào)制信號PC開發(fā)軟件窄帶A/DD/A射頻前端射頻信號語言信號 系統(tǒng)硬件框圖在圖 所示的系統(tǒng)硬件框圖中，DSP 完成數(shù)字信號處理算法的實現(xiàn)等功能。計算機是開發(fā)平臺，本設(shè)計中用 ，DSP通過計算機的USB端口與計算機進行通信，計算機可以將DSP的程序通過 JTAG 口加載到DSP的程序存儲器(RAM, Random Access Memory)中，或者也可將程序先燒寫在閃存flash芯片中，利用DSP片內(nèi)的Boot loader 并行引導(dǎo)程序?qū)lash 中的應(yīng)用程序引導(dǎo)到DSP片內(nèi)獨立運行。這種方案用軟件編程來實現(xiàn)用戶改變參數(shù)或波形，而無需重新設(shè)計和建立無線電設(shè)備，可以實現(xiàn)各種通信系統(tǒng)的互聯(lián)互通，覆蓋不同的頻段，以支持不同的通信格式、網(wǎng)絡(luò)、調(diào)制、編碼等。大多信號的處理都選擇用通用可編程DSP來處理,另一部分則用如高速FFT和擴頻匹配濾波器等,為達到實時處理要求,用專用處理器實現(xiàn)，基于DSP硬件的設(shè)計是目前可實現(xiàn)的一種設(shè)計與研究[17]。它的設(shè)計通用性、靈活性比較好,開發(fā)比較容易,性能比較好。我們選擇一個比較實用的折衷方案,采用專用的、高可編程性的數(shù)字下變頻器來完成高速的濾波和處理,以減小對DSP的處理速度上的壓力。并且只要這些專用硬件是通用的而且可以由軟件控制,這種硬件與DSP的混合結(jié)構(gòu)仍然符合軟件無線電系統(tǒng)的設(shè)計要求。 A/D 轉(zhuǎn)換器在 DSP 的外圍電路中，A/D轉(zhuǎn)換器是一個十分重要的器件，用來使輸入的模擬信號量化為數(shù)字信號，為后續(xù)的 DSP 處理做準(zhǔn)備。本設(shè)計采用的是 TI 公司專為 DSP配套制作的一種A/D轉(zhuǎn)換器TLV320AIC23。TLV320AIC23語音編解碼模塊是TI公司通用的語音處理模塊。TLV320AIC23是一款高性能的立體聲音頻芯片，內(nèi)置耳機輸出放大器，支持MIC和LINE IN兩種輸入方式（二選一），且對輸入和輸出都具有可編程增益調(diào)節(jié)。AIC23的模數(shù)轉(zhuǎn)換（ADCs）和數(shù)模轉(zhuǎn)換（DACs）部件高度集成在芯片內(nèi)部，采用了先進的Sigma－delta過采樣技術(shù)，可以在8K到96K的頻率范圍內(nèi)提供16bit、20bit、24bit和32bit的采樣，ADC和 DAC的輸出信噪比分別可以達到90dB和100dB。與此同時，AIC23還具有很低的能耗，回放模式下功率僅為23mW，省電模式下更是小于15uW。由于具有上述優(yōu)點，使得AIC23是一款非常理想的音頻模擬I/O器件。在TI的很多DSK和EVM上都使用。DSK上一般使用的模擬輸入是麥克風(fēng)或者是立體聲輸入，將其轉(zhuǎn)換成數(shù)字數(shù)據(jù)存入緩沖區(qū)被DSP處理。DSP處理完成后將數(shù)字數(shù)據(jù)轉(zhuǎn)換成模擬數(shù)據(jù)從耳機或者立體聲輸出。 硬件設(shè)計多通道語音串行接口（McASP）是專門為多通道語音應(yīng)用而優(yōu)化的多用途通道。 McASP 包括發(fā)送部分和接收部分，兩者是可同步運行或者相互獨立。AIC23B的數(shù)據(jù)傳輸口可以和DM642的McASP接口無縫連接。AIC23B的數(shù)據(jù)口如下所述：BCLK：數(shù)據(jù)口位時鐘信號，當(dāng)AIC23B為從模式時，該時鐘由DSP產(chǎn)生；AIC123B 為主模式時，該時鐘由AIC23B 產(chǎn)生。LRCIN：數(shù)據(jù)口 DAC 輸出的幀同步信號。LRCOUT：數(shù)據(jù)口 ADC 輸入的幀同步信號。DIN：數(shù)據(jù)口 DAC 輸出的串行數(shù)據(jù)輸入。DOUT：數(shù)據(jù)口 ADC 輸入的串行數(shù)據(jù)輸出。TLV320AIC23B 的工作模式共有 4種，分別是Right justified，Left justified， IS Modes， DSP Mode。采用 DSP 模式與 DM642 連接。此時 AIC23B 設(shè)為主模式，McASP的接收時鐘與幀同步信號都由AIC23B 來提供。McASP設(shè)置為TDM 模式，每幀 4 個slot。由于這里只使用了一個AIC23B 芯片，因此只激活第一個slot，每接收（或發(fā)送）一幀信號，即收到AIC23B傳輸過來的一個字，此時的XDATA（或 RDATA）被置1，并觸發(fā)一個EDMA通道開始數(shù)據(jù)傳輸。MODECSDinDoutAXR[0]AXR[1]TLVAIC23BTMS320DM642ACLKX(R)BCLK LRCINLRCOUTAFSXAFSRSCLSDASCLKSDIN 圖 AIC23B和DM642的連接圖。系統(tǒng)上電后首先完成自己的初始化，包括 RAM 的配置、中斷的開放和屏蔽等，然后就是 EDMA，I2C，AIC23B，MCASP等的設(shè)置。語音信號每160個點為一幀，因此每個buffer長度為160個字，AIC23采集數(shù)據(jù)后，經(jīng)由 EDMA 通道，送入接收 pingpong 緩存中，當(dāng) ping（pong）緩存滿了以后，向DSP發(fā)出中斷，DSP 響應(yīng)后開始數(shù)據(jù)處理，對該幀信號加漢明窗，進行幀長20 ms，幀移10 ms的分幀處理。因此處理后的信號每幀有160個點，幀移為80點。經(jīng)過判決處理后，然后將數(shù)據(jù)發(fā)往發(fā)送pingpong 緩存，由 EDMA 發(fā)送到AIC23B中。開始EMIFA設(shè)置中斷初始化McASP初始化AIC23B初始化EDMA初始化 轉(zhuǎn)換流程圖第四章 系統(tǒng)軟件的設(shè)計與實現(xiàn) DSP系統(tǒng)的設(shè)計和實現(xiàn)。在進行DSP系統(tǒng)設(shè)計之前,首先要明確設(shè)計任務(wù),給出設(shè)計任務(wù)書。在設(shè)計任務(wù)書中,應(yīng)該將系統(tǒng)要達到的功能描述準(zhǔn)確、清楚。描述的方式可以是人工語言,也可以是流程圖或算法描述。在此之后應(yīng)該把設(shè)計任務(wù)書轉(zhuǎn)化為量化的技術(shù)指標(biāo)。結(jié)合DSP系統(tǒng)的設(shè)計,這些技術(shù)指標(biāo)主要包括:(l)系統(tǒng)采樣。(2)由采樣的算法所需最大時間及系統(tǒng)對實時程度的要求判斷系統(tǒng)能否完成工作。(3)由數(shù)據(jù)量及程序的長短決定片內(nèi)RAM的容量,是否需要擴展片外RAM及片外RAM容量。(4)由系統(tǒng)所要求的精度決定是16位還是32位,是定點還是浮點運算。(5)根據(jù)系統(tǒng)是計算用還是控制用來決定對輸入輸出端口的要求。根據(jù)要求寫出任務(wù)說明根據(jù)任務(wù)確定技術(shù)指標(biāo)確定DSP及外圍芯片總體設(shè)計確定軟硬件分工軟件設(shè)計說明軟件編程和調(diào)試系統(tǒng)集成硬件設(shè)計說明硬件硬件調(diào)試 DSP總體設(shè)計流程圖系統(tǒng)測試首先采用高級語言或MATLAB等對算法進行仿真,確定最佳算法并初步確定參數(shù),對系統(tǒng)中的哪些功能用軟件實現(xiàn),哪些功能用硬件實現(xiàn)進行初步的分工。完成了上述總體設(shè)計之后,就可以進入軟硬件設(shè)計。DSP的軟件編程既可以用匯編語言又可以用C語言,極大地方便了DSP開發(fā)人員。然而用C語言編寫的程序效率往往不太高。在實時性要求比較高的場合仍采用匯編語言。軟件設(shè)計和編程主要根據(jù)系統(tǒng)要求和所選的DSP芯片編寫相應(yīng)的DSP匯編程序,若系統(tǒng)運算量不大且有高級語言編譯器支持,也可用高級語言(如C語言)編程。由于現(xiàn)有的高級語言編譯器的效率還比不上手工編寫匯編語言的效率,因此在實際應(yīng)用系統(tǒng)中常常采用高級語言和匯編語言的混合編程方法,即在算法運算量大的地方,用手工編寫的方法編寫匯編語言,而運算量不大的地方則采用高級語言。采用這種方法,既可縮短軟件開發(fā)的周期,提高程序的可讀性和可移植性,又能滿足系統(tǒng)實時運算的要求。而DSP硬件的設(shè)計主要是根據(jù)系統(tǒng)要求選用合適的器件,設(shè)計系統(tǒng),作出系統(tǒng)原理圖,檢查