【文章內(nèi)容簡介】 %將原始信號做 FFT 變換 Pyy=y.*conj(y)。 %做功率譜分析 f=(0:(N/21))。 for i=1:N/21。 f(i)=f(i)*fs/N。 end。 figure(l)。 Plot(f， pyy(1:N/2))。 y=fft(yyl， N)。 Pyy=y.*conj(y)。 f=(0:(N/21))。 for i=1:N/21。 f(i)=f(i)*fs/N。 end figure(2)。 Plot(f， pyy(1。N/2))。 呂梁學(xué)院本科畢業(yè)論文（設(shè)計 ） 11 第 4 章 數(shù)字濾波器硬件電路設(shè)計 基于 DSP 的數(shù)字濾波器總體硬件設(shè)計方案 本次設(shè)計采用 5000 系列的 DSP 通用型的芯片， 5000 系列的 DSP 具有更高的時鐘頻率、更低的價格和更加強大的運算功能，在數(shù)字濾波器系統(tǒng)的設(shè)計中采用了 TI 公司的一款高性能、低功耗的定點 DSP:TMS320VC5402。該 DSP 具有較快的運算速度：運算速度最快可達 532MPIS；采用了低功耗設(shè)計方式 :內(nèi)核電壓為 ， I/O 電壓為 。數(shù)字濾波系統(tǒng)的具體方案框圖見圖 41[6][2]。 通常的設(shè)計中會采用 5V 供電并行的 ADC(模數(shù)轉(zhuǎn)換 )和 DAC(數(shù)模轉(zhuǎn)換 )芯片與 DSP連接，傳輸數(shù)據(jù)過程中會占用總線的時間，而且需要采用多片電平轉(zhuǎn)換器件將 5V 電平轉(zhuǎn)換為 的邏輯電平。 考慮到 TMS320VC5402 的片上包含兩個 McBSP(多通道緩沖串行口 )接口，可以將這兩個通道模仿實現(xiàn) SPI 的時序，因此本設(shè)計中采用了 SPI 接口器件， ADC 芯片采用的 TMS320VC5402 ADC SRAM FLASH 電源 JTAG 時鐘 McBSP1 McBSP2 圖 41 數(shù)字濾波器系統(tǒng)方案框圖 12 是 TLV1570，實現(xiàn)將需要濾波信號從模擬轉(zhuǎn)換到數(shù)字信號的實 時采樣。 TMS320VC5402 內(nèi)部硬件結(jié)構(gòu) TMS320VC5402 是定點的數(shù)字信號處理器。它采用先進的修正哈佛結(jié)構(gòu)，片內(nèi)共有8 條 16 位的總線，其中包括 4 條程序 /數(shù)據(jù)總線和 4 條地址總線 [10[7]]。 CPU 采用并行結(jié)構(gòu)設(shè)計特點，使其能在一條指令周期內(nèi)，高速地完成多項算術(shù)運算。CPU 的基本組成如下 :① 40 位算術(shù)邏輯運算單元 (ALU)，包括一個 40 位桶形移位寄存器和 2 個獨立的 40 位累加器 。② 17X17 位并行乘法器，與 40 位專用加法器相連，用于非流水線式單周期乘法 /累加 (做 C)運算 。③比較、選擇和存儲單元 (CSSU)，用于加法 /比較選擇。④指數(shù)編碼器，可以在單個周期內(nèi)計算 40 位累加器中數(shù)值的指數(shù)。 DSP5402 的片上外圍電路包括 :通用 I/O 引腳 (XF 和 BIO)，定時器，時鐘發(fā)生器，一個與外部處理器通信的 8 位的 HPI(Host Port Ierface)接口，兩個多通道緩沖串行口McBSP(Multichannel BSP) 。器片內(nèi)存儲器的種類只要有以下幾種 : 雙訪問RAM(DARAM)，單訪問 RAM(SRAM)和 ROM。 RAM 一般映射在數(shù)據(jù)空間。 DRAM 一般由若干塊構(gòu)成，由于每塊 DARAM 在一個機器周期內(nèi)可以被訪問 2 次，中央處理單元和片內(nèi)外設(shè)在一個周期內(nèi)可以同時對其進行一次讀和一次寫操作。根據(jù)需要，通過改變處理器狀態(tài)寄存器的三個位 MP/MC、 OVYL 和 DROM 來靈活地改變存儲器的配置。數(shù)據(jù)存儲空間還有一塊特殊的區(qū)域， 00H~08H。這塊區(qū)域包含的是存儲器映像寄存器，它包含了 DSP 中所有的寄存器，可以通過讀這塊存儲器來了解各個寄存器的值，或者通過寫這塊寄存器來改變寄存器的值。因此編程時不能隨便向這個區(qū)域存儲數(shù)據(jù)，除非根據(jù)需要來改變相應(yīng)寄存器的值，否則會導(dǎo) 致程序運行結(jié)果錯誤。 具有高度專業(yè)化的指令系統(tǒng)，包括單指令重復(fù)和塊指令重復(fù)操作，塊存儲器傳輸指令， 32 位長操作數(shù)指令，同時讀入 2 或 3 個操作數(shù)的指令，能并行存儲和并行加載的算術(shù)指令，條件存儲指令和從中斷快速返回。 復(fù)位電路設(shè)計 為了確保系統(tǒng)能夠穩(wěn)定的工作，復(fù)位電路是系統(tǒng)中必不可少的電路。電源剛加上電時， TMS320VC5402 芯片處于復(fù)位狀態(tài)， /RS 為低使芯片復(fù)位。為使芯片初始化正確，一般應(yīng)保證 /RS 為低至少持續(xù) 3 個 CLKOUT 周期。但是，在上電后，系統(tǒng)的晶體振蕩器一般需要幾百毫 秒的穩(wěn)定期，一般為 100200ms。 對于實際的 DSP 應(yīng)用系統(tǒng)，特別是產(chǎn)品化的 DSP 系統(tǒng)，其可靠性是一個不容忽視的問題。由于 DSP 系統(tǒng)的時鐘頻率較高，在運行時極有可能發(fā)生干擾和被干擾的現(xiàn)象，嚴重時系統(tǒng)可能會出現(xiàn)死機現(xiàn)象。 為了克服這種情況，除了在軟件上做一些保護措施外，硬件上也必須做相應(yīng)的處理。硬件上最有效的保護措施就是采用具有監(jiān)視 (Wathcdog)功能的自動復(fù)位電路。自動復(fù)位電路除了具有上電復(fù)位功能外，還具有監(jiān)視系統(tǒng)運行并在系統(tǒng)發(fā)生故障或死機時再次復(fù)呂梁學(xué)院本科畢業(yè)論文（設(shè)計 ） 13 位的功能。其基本原理就是通過電路提供 一個高低電平發(fā)生變化的信號，如果在規(guī)定的時間內(nèi)這個信號不發(fā)生變化，自動復(fù)位電路就認為系統(tǒng)運行不正常并重新對系統(tǒng)進行復(fù)位。根據(jù)上述原理，在本系統(tǒng)的設(shè)計中采用了 ADM706TAR 芯片。該芯片具有上電復(fù)位功能，電壓監(jiān)測功能和看門狗功能 [9]。 圖 42 數(shù)字濾波器系統(tǒng)復(fù)位電路原理圖 14 時鐘電路設(shè)計 給 DSP芯片提供時鐘一般有兩種方法。一種是利用 DSP芯片內(nèi)部所提供的晶振電路，在 DSP 芯片的 Xl 和 X2/CLKIN 之間連接一晶體可啟動內(nèi)部振蕩器，晶體應(yīng)為基本 模式，且為并聯(lián)諧振。 另一種方法是將外部的時鐘源直接輸入 X2/CLKIN 引腳， X1 懸空。采用封裝好的晶體震蕩器，這種方法使用方便，因此得到了廣泛的應(yīng)用，只要在引腳 4 上加電壓，引腳2 接地，就可以在引腳 3 上得到所需的時鐘。 圖 43 DSP 時鐘電路原理圖 電源設(shè)計 呂梁學(xué)院本科畢業(yè)論文（設(shè)計 ） 15 為了降低芯片的功耗， DSP5402 芯片采用低電壓供電方式，并且采用內(nèi)核電壓和I/0 電壓分開的方式。 TMS320VC5402 芯片電源分為兩種 ，即內(nèi)核電壓 (CVdd)和 I/O 電壓 (DVdd)，其中， I/O 電源一般采用 電壓，而內(nèi)核電源電壓為 。 TMS320VC5402 的電流消耗主要取決于器件的激活度， CVdd 消耗的電流主要取決于 CPU 的激活度，外設(shè)消耗的電流取決于正在工作的外設(shè)及其速度。一般的，與 CPU相比，外設(shè)消耗的電流比較小。時鐘電路也需要消耗一小部分的電流，而且這部分電流是恒定的，與 CPU 和外設(shè)的激活度無關(guān)。 CVdd 為器件的所有內(nèi)部邏輯提供電流，包括CPU、時鐘電路和所有外設(shè)。 DVdd 只為外部接口引腳提供電壓，消耗的電流取決 于外部輸出的速度和數(shù)量，以及在這些輸出上的負載電容。根據(jù)設(shè)計的具體電路可一計算出 電源所消耗的電流 60mA， 電源所消耗的電流 3QmA，因此可以得出該系統(tǒng)在全速工作的狀態(tài)下，最大功耗為 25OmA。在本系統(tǒng)的設(shè)計中采用了兩片 AMS1117 來提供 DSP 芯片的 I/O 電源和內(nèi)核電源。 AMSl1l7 為最大輸出電流可達 800mA 的LDO(Low Dropout Voltage Regulator)，包含 、 等固定電壓輸出幾種類型。由于LDO 的功耗為 (UIUO)IO I，而系統(tǒng)的輸入電壓為 5V，為將低整個系統(tǒng)的功耗，將AMSl117 一 的輸入直接接到 AMSl1l7 一 的輸出端，而不是直接接到 5V 電源電壓上，這樣系統(tǒng)功耗將降低 51mW。系統(tǒng)在工作狀態(tài)下，邏輯電平在不停的快速發(fā)生變化，因此系統(tǒng)的電源也會出現(xiàn)不同程度的波動，為保證系統(tǒng)的電源完整性，在輸入 5V電源、 電源、 電源的輸出處都增加了大容量的儲能電容，在所有芯片的各個電源管腳處都增加了去禍電容。 由于有兩個電源，需要考慮的一個問題是加電次序。理想情況下， DSP 芯片上的兩個電源同時加電，但是在一些場合很難做到。如果不能 做到同時加電，應(yīng)先對 DVdd加電，然后對 CVdd 加電。 DVdd 應(yīng)不超過 CVdd 電壓 2V。 JTAG接口設(shè)計 JTAG(Joint Test Action Group)是 1985 年制定的檢測 PCB 和 IC 芯片的一個標(biāo)準(zhǔn)，1990 年被修改后成為 IEEE 的一個標(biāo)準(zhǔn)，即 一 1990。通過這個標(biāo)準(zhǔn)，可對具有 JTAG 接口的芯片的硬件電路進行邊界掃描和故障檢測。具有 JTAG 接口的芯片，相關(guān) JTAG 引腳的定義為 :TCK 為測試時鐘輸入 。TDI 為測試數(shù)據(jù)輸入，數(shù)據(jù)通過 TDI 引腳輸入 JTAG 接口 。TDO 為測試數(shù)據(jù)輸出，數(shù)據(jù)通過 TDO 引腳從 JTAG 接口輸出 。TMS 為測試模式選擇， TMS 用來設(shè)置 JTAG 接口處于某種特定的測試模式 。TRST 為測試復(fù)位，輸入引腳，低電平有效。 設(shè)計一個 DSP 系統(tǒng)，一般必須考慮系統(tǒng)的軟件硬件調(diào)試，調(diào)試 DSP 系統(tǒng)一般離不開DSP 仿真器。而仿真器通過仿真接口實現(xiàn)與 DSP 之間的數(shù)據(jù)交互。設(shè)計仿真接口比較簡單，只要根據(jù) DSP 芯片所提供的接口類型按照相應(yīng)的接口標(biāo)準(zhǔn)即可。下圖為 JTAG 仿真接口定義 [8]。 1 2 3 4 5 6 7 8 9 10 TMS TDI VCC TDO TCKRET TRST GND KEY GND GND 16 圖 44 JTAG 仿真接口定義 A/D 轉(zhuǎn)換器件與 DSP 連接設(shè)計 A/D 轉(zhuǎn)換接口電路設(shè)計 在 A/D 轉(zhuǎn)換器中，因為輸入的模擬信號在時間上是連續(xù)量，而輸出的數(shù)字信號代碼是離散量，所以進行轉(zhuǎn)換時必須在一系列選定的瞬間 (亦即時間坐標(biāo)軸上的一些規(guī)定點上 )對輸入的模擬信號取樣，然后再把這些取樣值轉(zhuǎn)換為輸出的數(shù)字量。因此，一般的A/D 轉(zhuǎn)換過程是通過取樣、保持、量化和編碼這四個步驟完成的。①取樣定理 :在滿足取樣定理的條件下，可以用一個低通濾波器將信號 vs 還原為 vi ，這個低通濾波器的電壓傳輸系數(shù) )(fA 在低于 fimax的范圍內(nèi)應(yīng)保持不變，而在 ffis max?以前應(yīng)迅速下降為零。因此，取樣定理規(guī) 定了 A/D 轉(zhuǎn)換的頻率下限。因為每次把取樣電壓轉(zhuǎn)換為相應(yīng)的數(shù)字量都需要一定的時間，所以在每次取樣以后，必須把取樣電壓保持一段時間?？梢?，進行 A/D 轉(zhuǎn)換時所用的輸入電壓，實際上是每次取樣結(jié)束時的 iv 值。②量化和編碼 :我們知道，數(shù)字信號不僅在時間上是離散的，而且在數(shù)值上的變化也不是連續(xù)的。這就是說，任何一個數(shù)字量的大小，都是以某個最小數(shù)量單位的整倍數(shù)來表示的。因此，在用數(shù)字量表示取樣電壓時，也必須把它化成這個最小數(shù)量單位的整倍數(shù)，這個轉(zhuǎn)化過程就叫做量化。所規(guī)定的最小數(shù)量單位叫做量化單位，用△表示。顯然，數(shù)字信號最 低有效位中的 1 表示的數(shù)量大小，就等于△。把量化的數(shù)值用二進制代碼表示，稱為編碼。這個二進制代碼就是 A/D 轉(zhuǎn)換的輸出信號。 單片 A/D 轉(zhuǎn)換器的轉(zhuǎn)換精度是用分辨率和轉(zhuǎn)換誤差來描述的。①分辨率 :它說明 A/D轉(zhuǎn)換器對輸入信號的分辨能力， A/D 轉(zhuǎn)換器的分辨率以輸出二進制 (或十進制 )數(shù)的位數(shù)表示。從理論上講，