存儲器的的未來發(fā)展及小結(編輯修改稿)
2025-08-31 15:33 本頁面
【文章內容簡介】 議。更驚奇的是芯片的圖形處理器，除了常用的顏色高速緩 存以及用于渲染引擎的Z緩沖，還有它自己的L1指令高速緩存和128 KB L2?！ ?SoC目標應用是平板電腦，但是仍然采用了大規(guī)模高速緩存，顯著提高了存儲器帶寬?！ 《诟叨藙t是IBM的POWER8微處理器（圖2），IBM首席網絡設計師Jeff Stuecheli介紹了這一款芯片。這一650 mm22 nm芯片包括12個POWER體系結構CPU內核，每個都有32 KB指令和64 KB數據高速緩存。每個內核還有自己512 KB的SRAM L2高速緩存，12 L2共享大容量96 MB的嵌入式DRAM L3。Stuecheli介紹說，三級連續(xù)高速緩存支持每秒230吉字節(jié)（GBps）的存儲器總帶寬。有趣的是，芯片還含有一個小容量會話存儲器?！ ??！ ≡谶@兩個SoC之間是為微軟的XBOX One提供的多管芯模塊（圖3），微軟的John Snell在大會上對此進行了介紹。模塊含有一個SoC管芯，提供了豐富的存儲器資源。SoC有8個AMD Jaguar內核，分成兩組，每組4個。每一內核有32 KB的L1指令和數據高速緩存。每4個一組的CPU內核共享一個2 MB L2。此外，管芯上還有4個8 MB共享SRAM，它們至少為CPU提供了109 GBps的帶寬。 One結合了大容量高速緩存、本地SRAM以及模塊內DRAM，以低成本實現了更大的帶寬?！ ∈褂肈RAM 而XBOX One SoC還揭示了更多的信息。無論您有多大的管芯高速緩存，都無法替代巨大的DRAM帶寬。SoC管芯包括四通道DDR3 DRAM控制器，為模塊中的8 GB DRAM提供了68 GBps峰值帶寬。 DRAM多通道的概念并不限于游戲系統(tǒng)。幾年前，數據包處理SoC就開始提供多個完全獨立的DRAM控制器。但是這種策略帶來了挑戰(zhàn)。存儲器優(yōu)化會更 加復雜，系統(tǒng)設計人員必須決定哪種數據結構映射哪一通道或者控制器。當然，還有可能要求自己的DRAM控制器完成某些高要求任務，在一些嵌入式應用中，這 些控制器是非常寶貴的。而DRAM多通道會很快用完引腳，用盡I/O功耗預算?！ 〖词乖贔PGA設計中，引腳數量也是一個問題，設計人員應能夠非常靈活的重新組織邏輯，選擇較大的封裝。Alter
規(guī)章制度相關推薦
鄂ICP備17016276號-1