主板上電時(shí)序精華(編輯修改稿)
2025-08-22 01:19 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 SB. ? SIO收到后發(fā)出 IO_PWRBTN給南橋 . ? SB送出 SLP_S3和 SLP_S4給 SIO. ? SIO發(fā)出 PS_ON(Low)給 ATX Power. ? 當(dāng) ATX Power接收到 PSON由 High?Low后 ,ATX Power即送出 177。12V, +, 177。5V數(shù)組 Main Power電壓 . Power Buttom后的動(dòng)作時(shí)序 ? 當(dāng)電源送出的 + and +5V達(dá)到 Normal值的95%時(shí) ,由 ATX Power Supply開始送出 PWROK_PS信號(hào)給 Super IO,以通知 Super IO ATX Main Power OK. ? Super IO接收到 VCCamp。PWROK_PS后 ,即送出 PWROK給南北橋 .以通知南北橋此時(shí) ATX Main Power 送出 OK. Power Buttom后的動(dòng)作時(shí)序 ? 當(dāng) ATX Power送出 177。12V, +, 177。5V數(shù)組 Main Power電壓后 ,其它工作電壓如 +VTT_CPU,+, +,+ 5V_Dual,+3V_Dual,+ . ? 當(dāng) +VTT_CPU送給 CPU后 ,CPU會(huì)送出 VTT_PWRGD信號(hào) [High]給 CPU。ICS。VRM。 ? CPU用 VTT_PWRGD信號(hào)確認(rèn) VTT_CPU穩(wěn)定在 Spec之內(nèi) ,OK后 CPU會(huì)發(fā)出 VID[0:5]. ? VRM收到 VTT_PWRGD后會(huì)根據(jù) VID組合送出 Vcore. ? 在 VCORE正常發(fā)出后 ,Processor Voltage Regulator即送出 VRMPWRGD信號(hào)給南橋 ICH6,以通知南橋此時(shí) VCORE已經(jīng)正常發(fā)出 . Power Buttom后的動(dòng)作時(shí)序 ? 在 VTT_PWRGD正常發(fā)出后 , 此信號(hào)還通知給 Clock Generator(ICS)。以通知 Clock Generator在可以正常發(fā)出所有 Clock. 具體說明 : ? 在 SLP_S3amp。VTT_PWRGD正常 OK后 (都為 High),從而使信號(hào) CK_PG保持在 三極管 Q1后 ,使信號(hào) CK_PG由 High? ICS所需工作電壓 +3V_CLK及 Drive Crystal OK后 ,ICS將開始工作送出所有 Clock. 1) 此信號(hào)還有一個(gè)作用是 :當(dāng)系統(tǒng)進(jìn)入 S3狀態(tài)時(shí)信號(hào) CK_PG(即 VTT_PWRGD/PD)由 LowHigh,從而 Keep ICS Register Data,縮短從 S3回來(lái)的時(shí)間 , Power Buttom后的動(dòng)作時(shí)序 ? 當(dāng)提供給的南橋工作電壓及 Clock都 OK后 ,由南橋發(fā)出PLTRST及 PCIRST給各個(gè) Device. ? The ICH6 drives PLTRST inactive a minimum of 1 ms after both PWROK and VRMPWRGD are driven high. PLTRST 與 PCIRST區(qū)別如下 : : Platfo
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1