單周期cpu設計實驗報告(編輯修改稿)
2025-08-21 02:05 本頁面
【文章內(nèi)容簡介】 存器類型指令中（R類型）用來指定指令的功能；immediate：為16位立即數(shù)，用作無符號的邏輯操作數(shù)、有符號的算術操作數(shù)、數(shù)據(jù)加載（Laod）/數(shù)據(jù)保存（Store）指令的數(shù)據(jù)地址字節(jié)偏移量和分支指令中相對程序計數(shù)器（PC）的有符號偏移量； address：為地址。圖2 單周期CPU數(shù)據(jù)通路和控制線路圖圖2是一個簡單的基本上能夠在單周期上完成所要求設計的指令功能的數(shù)據(jù)通路和必要的控制線路圖。其中指令和數(shù)據(jù)各存儲在不同存儲器中，即有指令存儲器和數(shù)據(jù)存儲器。訪問存儲器時，先給出地址，然后由讀/寫信號控制（1寫，0讀。當然，也可以由時鐘信號控制，但必須在圖上標出）。對于寄存器組，讀操作時，先給出地址，輸出端就直接輸出相應數(shù)據(jù)；而在寫操作時，在 WE使能信號為1時，在時鐘邊沿觸發(fā)寫入。圖中控制信號作用如表1所示，表2是ALU運算功能表。表1 控制信號的作用控制信號名狀態(tài)“0”狀態(tài)“1”PCWrePC不更改，相關指令：haltPC更改，相關指令：除指令halt外ALUSrcB來自寄存器堆data2輸出，相關指令：add、sub、or、and、move、beq來自sign或zero擴展的立即數(shù)，相關指令：ori、sw、lwALUM2Reg來自ALU運算結(jié)果的輸出，相關指令：add、sub、ori、or、and、move來自數(shù)據(jù)存儲器（Data MEM）的輸出，相關指令：lwRegWre無寫寄存器組寄存器，相關指令：sw、halt寄存器組寫使能，相關指令：add、sub、ori、or、and、move、lwInsMemRW讀指令存儲器(Ins. Data)，初始化為0寫指令存儲器DataMemRW讀數(shù)據(jù)存儲器，相關指令：lw寫數(shù)據(jù)存儲器，相關指令：swExtSel相關指令：ori，(zeroextend)immediate（0擴展）相關指令：sw、lw、beq，(signextend)immediate（符號擴展）PCSrcPC←PC+4，相關指令：add、sub、ori、or、and、move、sw、lw、beq(zero=0)PC←PC+4+(signextend)immediate，同時zero=1，相關指令：beqRegOut寫寄存器組寄存器的地址，來自rt字段，相關指令：ori、lw寫寄存器組寄存器的地址，來自rd字段，相關指令：add、sub、and、or、moveALUOp[2..0]ALU 8種運算功能選擇(000111)，看功能表相關部件及引腳說明：Instruction Memory：指令存儲器， Iaddr，指令存儲器地址輸入端口 IDataIn，指令存儲器數(shù)據(jù)輸入端口（指令代碼輸入端口） IDataOut，指令存儲器數(shù)據(jù)輸出端口（指令代碼輸出端口） RW，指令存儲器讀寫控制信號，為1寫，為0讀Data Memory：數(shù)據(jù)存儲器， Daddr，數(shù)據(jù)存儲器地址輸入端口 DataIn，數(shù)據(jù)存儲器數(shù)據(jù)輸入端口 DataOut，數(shù)據(jù)存儲器數(shù)據(jù)輸出端口 RW，數(shù)據(jù)存儲器讀寫控制信號，為1寫，為0讀Register File：（寄存器組） Read Reg1，rs寄存器地址輸入端口 Read Reg2，rt寄存器地址輸入端口 Write Reg，將數(shù)據(jù)寫入的寄存器端口，其地址來源rt或rd字段 Write Data，寫入寄存器的數(shù)據(jù)輸入
環(huán)評公示相關推薦
鄂ICP備17016276號-1