第1章數(shù)字電路基礎知識(編輯修改稿)
2025-08-19 09:23 本頁面
【文章內容簡介】 對觸發(fā)器狀態(tài)的轉變增加了時間控制 。 （ 2） R、 S之間有約束 不能允許出現(xiàn) R和 S同時為 1的情況 ， 否則會使觸發(fā)器處于不確定的狀態(tài) 。 置 1 保持 置 0 置 1 167。 同步 D觸發(fā)器 ? 電路組成及其工作原理 G3 G4G1 G2 S RDG1 G2CPQ Q(a ) D 觸發(fā)器的構成1D D CP 1D C1Q Q(c ) 邏輯符號CPG3 G4amp。 amp。Q Q(b) D 觸發(fā)器的簡化電路S Ramp。amp。amp。amp。 amp。 amp。通過反相器將同步 RS觸發(fā)器的輸入端連接在一起 0 1D = 1/0/0/ 1/狀態(tài)圖 波形圖 CPDDQDDQRSQ nnn ?????? 1CP=1期間有效 同步 D觸發(fā)器的特性方程： ? 同步 D觸發(fā)器主要特點 時鐘電平控制，無約束問題 在 CP=1期間，若 D=1，則 Qn+1=1；若 D=0，則Qn+1=0，即根據(jù)輸入信號 D取值不同，觸發(fā)器既可以置 1，也可以置 0。 由于電路是在同步 RS觸發(fā)器基礎上經(jīng)過改進得到的，所以約束問題不存在。 CP=1時跟隨，下降沿到來時才鎖存 CP=1期間，輸出端隨輸入端的變化而變化 ； 只有當 CP脈沖下降沿到來時才鎖存，鎖存的內容是 CP下降沿瞬間 D的值 。 ? 集成同步 D觸發(fā)器 (a ) 7 4 L S 3 7 5 的引腳圖 16 15 1 4 1 3 1 2 11 1 0 97 4 L S 3 7 5 1 2 3 4 5 6 7 8VC C 4 D 4 Q 4 Q 2 G 3 Q 3 Q 3 D1 D 1 Q 1 Q 1 G 2 Q 2 Q 2 D G N D(b ) C C 4 0 4 的引腳圖 16 15 1 4 1 3 1 2 11 1 0 9CC4042 1 2 3 4 5 6 7 8VDD 4 Q 4 D 3 D 3 Q 3 Q 2 Q 2 Q4 Q 1 Q 1 Q 1 D CP P O L 2 D VSSCP 2 CP 4 POL＝ 1時， CP＝ 1有效，鎖存 的內容是 CP下降沿時刻 D的值； POL＝ 0時， CP＝ 0有效，鎖存 的內容是 CP上升沿時刻 D的值。 ? 邊沿 D觸發(fā)器 ? 邊沿 JK觸發(fā)器 ? 邊沿觸發(fā)器的功能分類、功能表示方法及轉換 167。 邊沿觸發(fā)器 邊沿觸發(fā)器 —— CP脈沖上升沿或下降沿進行觸發(fā) 正邊沿觸發(fā)器 —— CP脈沖上升沿觸發(fā) 負邊沿觸發(fā)器 —— CP脈沖下降沿觸發(fā) 邊沿觸發(fā)方式，可提高觸發(fā)器工作的可靠性，增強抗干擾能力。 167。 邊沿 D觸發(fā)器 ? 電路組成及工作原理 G5
規(guī)章制度相關推薦
鄂ICP備17016276號-1