【文章內容簡介】 13 The circuit design14 5 F I R f i l t e r s y n t h e s i s a n d simulation21 5 . 1 T h e s i g n i f i c a n c e o f S y n t h e s i s a n d S i mul a ti o n2 1 F I R f i l t e r simulation 2 1 FIR filter synthesis23 Filtering properties of filter reverification24 6 Summary27 References 2 9 Acknowledgments 30 Appendix 31 IV EDA 設計微波 FIR 濾波器 【摘要】 EDA 技術 以 功能強大的 計算機為平臺 。作為 IEEE 標準硬件描述語言，利用 VHDL 進行系統行為級設計已成為 FPGA和 ASIC設計的主流。 目前由于在雷達、微波通訊等部門，多頻率工作越來越普遍，對分隔頻率的要求也相應提高，所以需要用到大量的濾波器。 圖像處理以及數據傳輸都要求信道具有線性相位特性。有限長單位沖激響應（ FIR）數字濾波器 是數字信號處理系統中最基本的元件，它可以在保證任意幅頻特性的同時具有嚴格的線性相頻特性，同時其單位抽 樣響應是有限長的，因而濾波器是穩(wěn)定的系統。因此， FIR 濾波器在通信、圖像處理、模式識別等領域都有著廣泛的應用。 本設計采用的分布式算法在提高系統運算速度和硬件資源利用率上發(fā)揮了重要作用。 【 關鍵詞 】 FPGA、 VHDL、低通、 FIR 濾波器 、 DA EDA design of microwave FIR filters Liu Zhihu 【 Abstract】 The technology of EDA is based on the powerful platform of puters。 As prescribed language of hardware of the IEEE criteria， it’s been popular for FPGA and ASIC design used by VHDL for the system design at the level of behavior。 Filter is a twoport work， nowadays there is a great need for filters in Radar, microwave munications and other departments， because it’s more and more popular for the work of multifrequency， and we have a more tough requirement for frequency separation。 Image processing and data transmission require channel with linear phase characteristics. Finite Impulse Response (FIR) digital filter is the most basic digital signal processing system ponents，it can ensure to have strict linear phasefrequency characteristic at any amplitudefrequency characteristic， and its unit sample response is finite length at the same time， so the filter is a stable system。 Therefore， the FIR filters have a wild application in the fields of munication、 image processing、 simulated recognition and so on。 【 Key words】 VHDL、 FPGA、 lowpass、 FIR filters、 DA 1 1 緒論 概述 EDA 技術以功能強大的計算機 為平臺。作為 IEEE 標準硬件描述語言，利用 VHDL進行系統行為級設計已成為 FPGA 和 ASIC 設計的主流。 目前由于在雷達、微波通訊等部門，多頻率工作越來越普遍，對分隔頻率的要求也相應提高，所以需要用到大量的濾波器。 目前應用最為廣泛的是帶通型的 濾波器 。本課題設計一種最為基本的 FIR 數字低通濾波器，可通過參數調整，設計成其他類型的濾波器，如帶通濾波器等。 圖像處理以及數據傳輸都要求信道具有線性相位特性。有限長單位沖激響應（ FIR）數字濾波器 是數字信號處理系統中最基本的元件，它可以在保證任意幅頻特性的同時具有嚴格 的線性相頻特性，同時其單位抽樣響應是有限長的，因而濾波器是穩(wěn)定的系統。因此， FIR 濾波器在通信、圖像處理、模式識別等領域都有著廣泛的應用。 本設計采用的分布式算法在提高系統運算速度和硬件資源利用率上發(fā)揮了重要作用。 課題 研究 的 目的和意義 在數字信號處理中， FIR 數字濾波器是最常用的單元之一。它用于將輸入信號x[n]的頻率特性進行特定的修改，轉換成另外的輸出序列 y[n]。 由于在性能、成本、靈活性和功耗等方面的優(yōu)勢，基于 FPGA 的數字信號處理器已廣泛應用于圖像、視頻和無線通信領域。采用分布 式 算法的 FPGA 濾波器采用純硬件的方式實現 FIR 濾波，其突出的優(yōu)點是：運算速度不再和濾波器 的 階數正相關，而是與采樣數據的寬度相關，特別適合于高階高速 FIR 濾波器的設計。 國內外的研究現狀 嵌入式系統是一個面向應用、技術密集、資金密集、高度分散、不可壟斷的產業(yè)。隨著各個領域應用需求的多樣化，嵌入式設計技術和芯片技術也經歷著一次又一次的革新。雖然 ASIC 的成本很低，但設計周期長、投入費用高、風險較大，而可編程邏輯器件（ Programmable Logic Device）設計靈活、功能強大 ，尤其是高密度現場可編程邏輯 器件（ Programmable Gate Array），其設計性能已完全能夠與 ASIC 媲美，而且由于 FPGA 的逐步普及，其性價比已足以與 ASIC 抗衡。因此，FPGA 在嵌入式系統設計領域已占據越來越重要的地位。 2 課題研究的內容及預期目標。 本課題是利用分布式 算法 設計 FIR 數字低通濾波器，主要是研究分布式算法的原理及其在該設計中的應用，以及用 FPGA 軟件設計，利用 VHDL 語言編程 ，并在QuartusII 操作環(huán)境中實現編譯、綜合，以及用其自帶的軟件進行仿真。通過與MATLAB 的聯合應用，對結果進行分析與驗證。模擬出一 臺 Fs 為 44KHz， cF 為 的 FIR數字低通濾波器 ，并用其進行模擬濾波，測試其效果。 3 2 FIR 數字濾波器的 設計 數字濾波器概述 數字濾波器（ Digital Filter）是由數字乘法器、加法器和延時單元組成的一種裝置。其功能是對輸入離散信號的數字代碼進行運算處理，以達到改變頻譜的目的。由 于電子計算機技術和大規(guī)模集成電路的發(fā)展，數字濾波器已可用計算機軟件實現，也可用大規(guī)模集成數字硬件實時實現。 數字濾波器是一個離散時間系統（按預定的算法，將輸入離散時間信號轉換為所要求的輸出離散時間信號的特定功能裝置）。應用數字濾波器處理模擬信號時，首先須對輸入模擬信號進行限帶、抽樣 和模數轉換。數字濾波器輸入信號的抽樣率應大于被處理信號帶寬的兩倍，其頻率響應具有以抽樣頻率為間隔的周期重復特性，且以折疊頻率即 1/2 抽樣頻率點成鏡像對稱。為得到模擬信號，數字濾波器處理的輸出數字信號須經數模轉換、平滑。數字濾波器具 有高精度、高可靠性、可程控改變頻率或復用、便于集成等優(yōu)點。數字濾波器在語言信號處理、圖像信號處理、醫(yī)學生物信號處理以及其他應用領域都得到了廣泛應用。數字濾波器有低通、高通、帶通和全通等類型。它可以是時不變的或時變的、因果的或非因果的、線性的或非線性的。 本課題研究的是應用最為廣泛的線性時不變數字濾波器。 FIR 濾波器基礎 FIR 濾波器的基本結構 FIR 濾波器有四類基本結構，即橫截型（卷積型、直接型）結構；級聯型結構；頻率抽樣型結構；快速卷積 型 結構。本設計應用直接型結構，所以在以下章節(jié)將對其 作重點介紹。 FIR 數字濾波器是一個線性時不變系統（ LTI）， N 階因果有限沖激響應濾波器可以用傳輸函數 H（ z）來描述， 0( ) ( )N kkH z h k z???? （ ） 在時域中，上述有限沖激響應濾波器的輸入輸出關系如下： 0[ ] [ ] [ ] [ ] [ ]Nky n x n h n x k h n k?? ? ? ?? （ ） 其中， x[n]和 y[n]分別是輸入和輸出序列。 N階有限沖激響應濾波器要用 N＋ 1 個系數描述，通常要用 N+1 個乘 法器和 N 個兩輸入加法器來實現。乘法器的 系數正好是傳 遞 函數的系數，因此這種結構稱為直接型結構，可通過 式（ ）來實現，如圖 1。 4 圖 直接型結構 當沖擊響應滿足下列條件時， FIR 濾波器具有對稱結構，為線性相位濾波器： （ ） 這種對稱性，可使得乘法器數量減半：對 n 階 濾波器，當 n為偶數時，乘法器的個數為 n/2 個；當 n 為奇數時，乘法器的個數為 (n+1)/2 個。在電路實現中，乘法器占用的邏輯單元數較多。乘法器的增加，意味著電路成本增加，另外對電路的工作速度也有影響。 N階線性相位的因果 FIR系統的單位沖激響應濾波器可用對稱沖激響應 [ ] [ ]h n h N n??[ ] [ ]h n h N n?? （ ） 或者反對稱