【文章內(nèi)容簡介】 9850有40位控制字，32位用于頻率控制(低32位)，5位用于相位控制，1位用于電源休眠(Powerdown)控制，2位用于選擇工作方式。這40位控制字可通過并行或串行方式輸入到AD9850。在并行裝入方式中，通過8位總線D0—D7將數(shù)據(jù)輸入到寄存器，在WCLK的上升沿裝入8位數(shù)據(jù)，并把指針指向下一個輸入寄存器，在重復5次之后再在FQUD上升沿把40位數(shù)據(jù)從輸入寄存器裝入到頻率/相位數(shù)據(jù)寄存器(更新DDS輸出頻率和相位)，同時把地址指針復位到第一個輸入寄存器。AD9850的復位(RESET)信號為高電平有效，且脈沖寬度不小于5個參考時鐘周期。AD9850的參考時鐘頻率一般遠高于單片機的時鐘頻率(單片機AT89S51，一般使用12M晶振)，因此AD9850的復位(RESET)端可與單片機的復位端直接相連。單片機與AD9850的接口既可采用并行方式，也可采用串行方式，但為了充分發(fā)揮芯片的高速性能，應在單片機資源允許的情況下盡可能選擇并行方式。I/O方式的并行接口電路比較簡單，但占用單片機資源相對較多，圖37是I/O方式并行接口的電路圖，AD9850的數(shù)據(jù)線D0～D7與P1口相連，(10引腳)(11)引腳相連，所有的時序關系均可通過軟件控制實現(xiàn)。 圖37 I/O方式并行接口電路圖 將DDS控制字從高至低存放于30H至34H中，發(fā)送控制字的匯編程序如下： MOV R0， 05HMOV R1， 30H DD: MOV P1， @R1 SETB CLR INC R1 DJNZ R0， DD SETB CLR END 在程序中，每將一字節(jié)的數(shù)據(jù)送到P1口后，(WCLK)置高。在其上升沿，AD9850接收與P1口相連的數(shù)據(jù)線上的數(shù)據(jù)，并準備下一字節(jié)的發(fā)送，連續(xù)發(fā)送5個字節(jié)后，(FQUD)再次置高，以使AD9850根據(jù)剛輸入的控制字更改頻率和相位輸出。，準備下一組發(fā)送。、當被占用時，WCLK和FQUD引腳也可與其它I/O腳相連，這時需要修改相應的發(fā)送程序[24]。在本設計中使用C語言編程，控制函數(shù)的程序如下。//定義端口號sbit ad9850_w_clk=P2^2；//sbit ad9850_fq_up=P2^1；//sbit ad9850_rest=P2^0；//sbit ad9850_bit_data=P1^7；////P1為默認的8位數(shù)據(jù)口//向ad9850中寫命令與數(shù)據(jù)(并口)void ad9850_wr_parrel(unsigned char w0，double frequence){ unsigned char w； long int y； double x；//計算頻率的HEX值 x=4294967295/125；//適合125M晶振 frequence=frequence/1000000； frequence=frequence*x； y=frequence；//寫w0數(shù)據(jù) w=w0； P1=w； //w0 ad9850_w_clk=1； ad9850_w_clk=0；//寫w1數(shù)據(jù) w=(y24)； P1=w； //w1 ad9850_w_clk=1； ad9850_w_clk=0；//寫w2數(shù)據(jù) w=(y16)； P1=w； //w2 ad9850_w_clk=1； ad9850_w_clk=0；//寫w3數(shù)據(jù)w=(y8)；P1=w； //w3ad9850_w_clk=1；ad9850_w_clk=0；//寫w4數(shù)據(jù)w=(y=0)；P1=w； //w4ad9850_w_clk=1；ad9850_w_clk=0；//移入始能ad9850_fq_up=1；ad9850_fq_up=0；}本設計中，AD9850模塊與單片機連接電路如下所示。其中串行模式下，AD9850的Q7，W_CLK,RESET,，。AD9850產(chǎn)生的信號如下所示：圖38 示波器顯示AD9850模塊產(chǎn)生的正弦波經(jīng)觀測，f=，Vpp=。b) 晶體振蕩器 我們常說的晶體振蕩器(CrystalosciUator),實際上是一個以石英晶體控制的振蕩器,一般都稱為晶體振蕩器。由于石英晶體串聯(lián)諧振的時候有很高的Q值,所以其組成的晶體振蕩器有很高的穩(wěn)定性。而且隨著現(xiàn)代通信的發(fā)展,各個頻道之間頻率帶寬的限制,信號的頻率漂移對發(fā)射和接受的影響,對振蕩器頻率穩(wěn)定系提高了要求,而晶體振蕩器正好能滿足這些要求。所以在現(xiàn)代的通信系統(tǒng)中,晶體振蕩器得到了很好的發(fā)展[15]。 石英晶體由于其固有的機械諧振頻率,所以具有穩(wěn)定的固有頻率,并且諧振時候會有很高的諧振值,在串聯(lián)的時候Q值會高達10179?！?0?,而且成本低,可以大規(guī)模的生產(chǎn),所以能大規(guī)模的應用。圖39 克拉潑晶體振蕩器，與三極管9018構成考必茲振蕩器的派生電路(克拉潑振蕩器)，晶振相當于電感。收發(fā)時一直保持振蕩。接收時有1mW左右的振蕩信號泄漏。具體電路如上圖所示，利用晶體的高Q和很低的C可以獲得很高的頻穩(wěn)度。fosc= (式31)是晶體作為介質的靜態(tài)電容，一般為幾十pF，較大。是和晶體兩端并聯(lián)的外電路各電容的等效值，即根據(jù)產(chǎn)品要求的負載電容。在實際應用中一般需要加入微調(diào)電容用以微調(diào)回路的諧振頻率，保證電路工作在晶體外殼上所標注的標稱頻率上。利用與晶振并聯(lián)的電容之間作為抽頭。這里取100pF～500pF都可，要求電源電壓9V時輸出功率20mW以上。該電路的本振頻率由晶振決定，三極管的靜態(tài)工作點由R1和R2決定。此處的三極管只要是NPN型，放大倍數(shù)在100～200皆可，此處選9018三極管。三極管9018參數(shù)：?T =400MHz；223?！?0；NPN型通用；額壓：20V；Icm=60mA；小功率。設置靜態(tài)參考點：Ic=4mA(小功率),223。=150，Uce==9=；Re=(VccUce)/Ic=()/=460，取標準值470；UR2=IcRe+Vbe=470+=。UR1=VccUR2=；R1=UR1/(10Ic/150)=27K(測試為達到最大輸出電壓增益，取47K)；理論上該振蕩器輸出功率20mW以上。此外，若在晶振上串聯(lián)變?nèi)荻O管，可以構成電壓控制型晶體振蕩器。本設計中晶振部分采用串聯(lián)了一個1N4148二極管，通過電鍵控制收發(fā)，可以控制二極管的電壓和電容，達到微調(diào)晶振頻率的目的。該晶體振蕩器產(chǎn)生的信號如下如所示：圖310 示波器顯示晶體振蕩器產(chǎn)生的波形經(jīng)觀測，波形略有失真，f=，Vpp=。 功率放大器的設計在接收機中接受到的弱信號后，用小信號放大器放大，然后我們用耳機或者喇叭就能聽得到聲音，或者放大到我們可以應用的信號。在發(fā)射機中，把信號用功率放大器放大，使得有足夠多的能量輸入天線，這樣才能傳播到更遠的距離。所以，放大器是高頻制作和實驗的重心。(一)功率放大器的基礎高頻放大器是無線電路中發(fā)射設備一個很重要的組成部分，如果信號能夠有效的進行遠距離發(fā)送和接受，在發(fā)射電路中一定要有足夠大的發(fā)射功率。在發(fā)射模塊中，振蕩器產(chǎn)生的高頻振蕩頻率一般都是比較小，所以要進行有效的發(fā)送，一般要經(jīng)過前置的緩沖級，中間的放大級，和后級的功率輸出級這幾個部分。只有這樣才能反饋到后面的天線輻射上去。高頻的功率放大器一般要滿足以下幾個要點：功率輸出要足夠大，效率要足夠的高，非線性失真小和頻率的帶寬要滿足設計的要求等[16]。在放大器的設計中，高頻放大器和低頻放大器設計要求有很大的差別。首先是工作頻率和相對的帶寬要求差別比較大。一般情況下，低頻放大器工作在20～20000hz的頻率上，頻率的帶寬相對比較寬，一般是用純電阻作為負載。高頻諧振功率放大器具有選頻作用，所以后面一般跟著帶通濾波器，帶寬相對低頻的放大器比較窄。其次，低頻功率放大器主要對輸出功率Po要求比較高，電路工作在B類，A類，或者AB類工作狀態(tài)。高頻功率放大器后面跟濾波器，要求輸出功率高的同時要求放大器的效率比較高，所以一般工作在D類，E類工作狀態(tài)。所以放大器的分析參數(shù)也有所不同，低頻放大器可以按照線性放大電路的分析方法進行分析和計算。而高頻放大器工作在C、D、E類放大狀態(tài)，因此要采用非線性的分析方法進行分析。(二)功率放大器的主要技術指標 功率放大器的主要技術指標包括：輸出功率、功率增益、噪聲系數(shù)、工作效率、互調(diào)失真、輸入/輸出電壓駐波比、工作電壓和電流等。 輸出功率：功率放大器輸出功率的大小，單位為dBm。 功率增益：功率放大器在正常工作狀態(tài)下，輸出功率與輸入功率的比值，單位為dB。 噪聲系數(shù)：輸入信噪比與輸出信噪比的比值。通常放大器的噪聲系數(shù)(NF)由噪聲溫度(T)來表示 T=(NF1)T? (式32)其中T?為絕對溫度(290186。)。 工作效率：就是功率放大器所消耗的直流功率與功率放大器輸出功率的比值。駐波比：主要是表示阻抗匹配的程度。例如電壓駐波比如下表示 VSWR=1+|Γ|1|Γ| (式33) Γ=ZZoZ+Zo (式34)Z為放大器輸出端阻抗，Z0為輸入端阻抗。當兩個阻抗數(shù)值一樣時，即達到完全匹配，反射系數(shù)Γ等于0，駐波比為1。這是一種理想的狀況，實際上總存在反射，所以駐波比總是大于1的。(三) 工作狀態(tài)的選擇問題由于要提高放大器的轉換效率，就要降低放大器的功率損耗，提高放大器的輸出功率。對于晶體管功率放大器，可根據(jù)晶體管集電極電流的導通角的不同，將功率放大器分為A類，B類，C類，D類，E類等不同的放大器。其中A類放大器的效率最低，B類比A類的轉換效率要高，同理工作在C類，比A類B類都要高，晶體管集電極功率的公式為 (式35) 從上式中可以看出，如果增加的時候，降低，反之增加降低都可以使值降低。當導通的時間降低的時候，的值也會減少。要滿足上面的這種電壓和電流的相對關系，功率放大器最好工作在C類，或者D類，E類放大器狀態(tài)。由于功率放大器(特別是輸出級)都是大信號狀態(tài)下工作，所以放大器都是工作在非線性狀態(tài)，使放大器輸出的信號波形產(chǎn)生各種失真，尤其是非線性失真。然而它的工作頻率很高，相對頻帶較窄，因此高頻功率放大器常常采用選頻網(wǎng)絡作為負載回路。通過選頻回路的濾波作用，從放大器輸出失真波形中，選出與輸入信號相同的頻率的基波分量，使輸出的信號波形幾乎不失真或者失真很小[16]。高頻功率放大器按照工作頻率的寬窄，可以分為窄帶高頻功率放大器和寬帶高頻功率放大器。窄帶高頻功率放大器以調(diào)頻網(wǎng)絡作為輸出網(wǎng)絡，或者匹配網(wǎng)絡，所以稱為調(diào)諧式功率放大器，而寬帶高頻功率放大器的輸出電路則是傳輸線變壓器或寬帶匹配電路。(四) 本設計中的功率放大電路電路圖如圖311下所示圖311 功率放大器電路圖311是一個小功率C類放大器，C類功率放大器被設置成高增益開關，此時小的輸入信號就可以讓管子迅速導電和關斷，減小了管子的功率損耗，PDISS=ICVCE。IC或者ICE大部分時間接近于零，管子只在幾分之一的信號周期內(nèi)有電流流過，在20%～30%甚至更小。C類放大效率高，能夠產(chǎn)生更多的功率，但信號卻嚴重失真，變成了一連串脈沖信號，故此放大器只適用于不需要線性還原輸入信號的場合，如本設計的CW模式。為了產(chǎn)生有效的信號，需要把晶體振蕩器產(chǎn)生的輸出信號放大至少10倍，達到1/3W或1/4W左右，本設計中采用8050三極管，因為它的300Mhz的增益帶寬積和625mW的耗散功率[17]。本電路中沒有偏置電阻，因為輸入信號僅在信號波峰使管子導電。C類功率放大器的功率增益為(VCCVE)178。/(2PINRL)。在增益為10的情況下，假設發(fā)射極兩端電壓約為1V,那么RL=8178。/(210)=160Ω。集電極沒有使用電阻，而是使用高頻扼