freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于fpga的ask載波傳輸系統(tǒng)設(shè)計(jì)(編輯修改稿)

2024-07-24 17:30 本頁(yè)面
 

【文章內(nèi)容簡(jiǎn)介】 :=0 出現(xiàn)概率為P (2-2) =1 出現(xiàn)概率為1P (2-3)綜合式2-1 、22和式2-3,令A(yù)=1,則2ASK 信號(hào)的一般時(shí)域表達(dá)式為: (2-4)式中, 為碼元間隔, g(t) 為持續(xù)時(shí)間 [-/2,/2] 內(nèi)任意波形形狀的脈沖(分析時(shí)一般設(shè)為歸一化矩形脈沖),而S(t) 就是代表二進(jìn)制信息的隨機(jī)單極性脈沖序列。為了更深入掌握2ASK 信號(hào)的性質(zhì),除時(shí)域分析外,還應(yīng)進(jìn)行頻域分析。由于二進(jìn)制序列一般為隨機(jī)序列,其頻域分析的對(duì)象應(yīng)為信號(hào)功率譜密度。設(shè)g(t) 為歸一化矩形脈沖,若g(t) 的傅氏變換為G(f) ,S(t) 則為二進(jìn)制隨機(jī)單極性矩形脈沖序列,且任意碼元為0 的概率為P,則S(t) 的功率譜密度表達(dá)式為: (2-5)式中,并與二進(jìn)制序列的碼元速率Rs在數(shù)值上相等??梢钥闯?,單極性矩形脈沖隨機(jī)序列含有直流分量。2ASK信號(hào)的雙邊功率譜密度表達(dá)式為: (2-6)式(2-6)表明,2ASK 信號(hào)的功率譜密度由兩個(gè)部分組成:(1)由g(t) 經(jīng)線性幅度調(diào)制所形成的雙邊帶連續(xù)譜;(2)由被調(diào)載波分量確定的載頻離散譜。如圖23為2ASK信號(hào)的單邊功率譜示意圖。圖23 2ASK信號(hào)的單邊功率譜密度示意圖對(duì)信號(hào)進(jìn)行頻域分析的主要目的之一就是確定信號(hào)的帶寬。在不同應(yīng)用場(chǎng)合,信號(hào)帶寬有多種度量定義,但最常用和最簡(jiǎn)單的帶寬定義是以功率譜主瓣寬度為度量的“譜零點(diǎn)帶寬”,這種帶寬定義特別適用于功率譜主瓣包含信號(hào)大部分功率的信號(hào)。顯然,2ASK 信號(hào)的譜零點(diǎn)帶寬為: (27)在式(27)中,Rs 為二進(jìn)制序列的碼元速率,它與二進(jìn)制序列的信息率(比特率)Rb(bit/s)在數(shù)值上相等。2ASK 信號(hào)的產(chǎn)生方法比較簡(jiǎn)單。首先,因2ASK 信號(hào)的特征是對(duì)載波的“通-斷鍵控”,用一個(gè)模擬開關(guān)作為調(diào)制載波的輸出通/斷控制門,由二進(jìn)制序列S(t) 控制門的通斷,S(t) =1 時(shí)開關(guān)導(dǎo)通; S(t)=0 時(shí)開關(guān)截止,這種調(diào)制方式稱為通-斷鍵控法。其次,2ASK 信號(hào)可視為S(t)與載波的乘積,故用模擬乘法器實(shí)現(xiàn)2ASK 調(diào)制也是很容易想到的另一種方式,稱其為乘積法。在這里,我們采用的是通-斷鍵控法,2ASK 調(diào)制的基帶信號(hào)和載波信號(hào)分別從“ASK 基帶輸入”和“ASK 載波輸入”輸入。ASK的調(diào)制有兩種實(shí)現(xiàn)方法:乘法器實(shí)現(xiàn)法和鍵控法。圖24為乘法器實(shí)現(xiàn)法,乘法器常采用環(huán)行調(diào)制器。S(t)是調(diào)制信號(hào),是載波信號(hào)。兩個(gè)信號(hào)經(jīng)過(guò)乘法器頻譜搬移后,輸出信號(hào)經(jīng)過(guò)帶通濾波器濾除高頻諧波和低頻干擾,完成調(diào)制。帶通濾波器S(t)u(t)e (t)圖24 乘法器實(shí)現(xiàn)法圖25是鍵控法。二元制ASK又稱為通斷控制(OOK)。該方法是用一個(gè)電開關(guān)來(lái)控制載波振蕩器的輸出,這里的開關(guān)電路受控制。當(dāng)發(fā)0碼時(shí),控制開關(guān)關(guān)閉。當(dāng)發(fā)1碼時(shí),控制開關(guān)打開,載波傳輸。這樣就很簡(jiǎn)單的實(shí)現(xiàn)了ASK的調(diào)制。圖25 鍵控法2ASK 解調(diào)有非相干解調(diào)(包絡(luò)檢波法)和相干解調(diào)(同步檢測(cè)法)兩種方法,他們的共同原理如圖26所示。 有源帶通濾波、放大、整形分頻器判 決電 路圖26 2ASK解調(diào)原理框圖如圖27,包絡(luò)檢波法是一種非相干解調(diào)。信號(hào)經(jīng)過(guò)帶通濾波器抑制來(lái)自信道的帶外干擾,然后進(jìn)行解調(diào)和抽樣判決。采用包絡(luò)檢波法的接收系統(tǒng)通常工作在大噪比的情況下,最佳門限值為接收信號(hào)包絡(luò)值的一半,也就是說(shuō)對(duì)于2ASK的包絡(luò)檢波法來(lái)說(shuō),最佳門限值和接收信號(hào)的包絡(luò)值有關(guān),這個(gè)特性使得2ASK不適用于變參信道。帶通濾波器包絡(luò)檢波及低通抽 樣 判 決 器調(diào)制信號(hào)輸 入解調(diào)信號(hào) 輸 出圖27 包絡(luò)檢波法如圖28,同步檢測(cè)法也稱相干解調(diào)。信號(hào)經(jīng)過(guò)帶通濾波器抑制來(lái)自信道的帶外干擾,相乘器進(jìn)行頻譜反向搬移,以恢復(fù)基帶信號(hào)。低通濾波器用來(lái)抑制相乘器產(chǎn)生的高次諧波干擾,通常判決電平取A/2。帶通濾波器低通濾波器抽樣判決器位同步信號(hào)調(diào)制信號(hào)輸入解調(diào)信號(hào)輸出反向信號(hào)圖28 同步檢測(cè)法由于信號(hào)只有1和0兩種狀態(tài),因此只需要在每個(gè)信號(hào)間隔內(nèi)做出一次判決即可,這由采樣判決電路完成。在相同大信噪比情況下,2ASK信號(hào)相干解調(diào)時(shí)的誤碼率總是低于包絡(luò)檢波時(shí)的誤碼率,即相干解調(diào)2ASK系統(tǒng)的抗噪聲性能優(yōu)于非相干解調(diào)系統(tǒng),但兩者相差并不太大。然而,包絡(luò)檢波解調(diào)不需要穩(wěn)定的本地相干載波,故在電路上要比相干解調(diào)簡(jiǎn)單的多。雖然2ASK信號(hào)中確實(shí)存在著載波分量,原則上可以通過(guò)窄帶濾波器或鎖相環(huán)來(lái)提取同步載波,但這會(huì)給接收設(shè)備增加復(fù)雜性。因此,實(shí)際中很少采用相干解調(diào)法來(lái)解調(diào)2ASK信號(hào)。但是,包絡(luò)檢波法存在門限效應(yīng),相干檢測(cè)法無(wú)門限效應(yīng)。所以,一般而言,對(duì)2ASK系統(tǒng),大信噪比條件下使用包絡(luò)檢測(cè),即非相干解調(diào),而小信噪比條件下使用相干解調(diào)。 整體方案設(shè)計(jì)基帶信號(hào)幅值選擇器相乘器控制器載波信號(hào)計(jì)數(shù)器判決器基帶信號(hào)已調(diào)信號(hào)信號(hào)傳輸圖29 整體方案框圖方案的設(shè)計(jì)思路是建立在Quartus II軟件上的。首先,要有一個(gè)信源,這個(gè)信源就用偽隨機(jī)序列發(fā)生器。基帶信號(hào)和載波信號(hào)在控制器的控制下進(jìn)入調(diào)制器。調(diào)制出來(lái)的信號(hào)經(jīng)過(guò)傳輸,進(jìn)入解調(diào)器,被恢復(fù)成基帶信號(hào)。如圖29。0 1 0 0 1 1 0 S(t) ASK圖210 ASK波形在FPGA中采用模擬鍵控,產(chǎn)生ASK波型,示意波型如圖210。 本章小結(jié) 本章介紹了調(diào)制解調(diào)技術(shù)和整體設(shè)計(jì)方案。調(diào)制解調(diào)技術(shù)在通信系統(tǒng)中已經(jīng)是一項(xiàng)比較成熟的技術(shù)了,在此理論基礎(chǔ)上,設(shè)計(jì)了ASK載波傳輸系統(tǒng)實(shí)現(xiàn)模型:首先必須有基帶信號(hào)和載波,然后將它們進(jìn)行調(diào)制并傳輸?shù)浇邮芷鳎ń庹{(diào)器)中進(jìn)行解調(diào),得到基帶信號(hào)。這樣就完成了一個(gè)簡(jiǎn)單的傳輸系統(tǒng)設(shè)計(jì)。第3章 ASK調(diào)制系統(tǒng)軟件仿真 調(diào)制系統(tǒng)仿真建模如圖31,是基于FPGA的ASK調(diào)制建模方框圖,功能的實(shí)現(xiàn)是在Quartus II軟件上完成的。clkstart分頻器基帶信號(hào)與門載波f已調(diào)信號(hào)FPGA31 ASK調(diào)制建模方框圖 調(diào)制程序由于這部分是軟件仿真,發(fā)送的是二元數(shù)字信號(hào),所以不用通過(guò)帶通濾波器,直接接入FPGA的調(diào)制部分。但是如果在實(shí)際傳輸過(guò)程中,不管是模擬信號(hào)還是數(shù)字信號(hào),為了濾除其余頻率,在調(diào)制前要接一個(gè)帶通濾波器。ASK調(diào)制的VHDL程序(見附錄)主要的思想是通過(guò)輸入信號(hào)和載波相與(AND)來(lái)完成調(diào)制,但是這里面要注意很多問(wèn)題,包括載波的產(chǎn)生,分頻計(jì)數(shù)器的設(shè)定與系統(tǒng)時(shí)鐘等等,這些問(wèn)題都要小心處理,否則會(huì)導(dǎo)致程序的錯(cuò)誤。整個(gè)調(diào)制部分的主要程序?yàn)椋篿f clk39。event and clk=39。139。 then if start=39。039。 then q=0。 elsif q=1 then f=39。139。q=q+1。 elsif q=3 then f=39。039。q=0。 else f=39。039。q=q+1。第一行程序是說(shuō)在系統(tǒng)時(shí)鐘的上升沿進(jìn)行調(diào)制。第二行程序則說(shuō)當(dāng)系統(tǒng)處于等待狀態(tài)時(shí),q也為0。第三行就是說(shuō)當(dāng)start為1的時(shí)候,將1值賦給q并且載波f處于高電平,然后進(jìn)行一個(gè)q值加1的循環(huán)。第四行程序意思是當(dāng)q等于3的時(shí)候,載波f就為低電平,然后將0值賦給q。最后一行則說(shuō)當(dāng)為低電平時(shí),進(jìn)行q值加1的循環(huán)。由于第四行程序中f=39。039。q=0,所以可以知道此時(shí)q等于1。整個(gè)程序的作用就是完成q等于1和2時(shí)f為高電平,q等于3和0時(shí)f為低電平。控制載波的頻率對(duì)于一個(gè)調(diào)制系統(tǒng)是很重要的。知道了載波的頻率才能在解調(diào)時(shí)正確的將信號(hào)恢復(fù),而且載波的頻率也會(huì)影響到傳輸和誤碼率等問(wèn)題。所以載波頻率的選擇要恰當(dāng)。這里就是把系統(tǒng)時(shí)鐘進(jìn)行4分頻,即f的周期為40ns。這部分主要程序可以通過(guò)改變第四行q(即q=1)后面數(shù)字的大小,改變載波信號(hào)的占空比。也可以通過(guò)改變q(即q=3和q=0)后面數(shù)字的大小,就可以改變載波信號(hào)的頻率。例如將第三和第四行程序改成這樣:elsif q=2 then f=39。139。q=q+1。 elsif q=3 then f=39。039。q=0。 那么這里就不會(huì)有q等于1的狀態(tài),載波f的占空比就發(fā)生了變化。由于占空比是說(shuō)在一串理想的脈沖序列中(如方波),正脈沖的持續(xù)時(shí)間與脈沖總周期的比值,所以這里的占空比是1:3,而源程序中的占空比是1:2。所以當(dāng)需要不同的占空比時(shí),可以改變q值。還可以將第三第四行程序這樣改:elsif q=1 then f=39。139。q=q+1。 elsif q=2 then f=39。039。q=1。 這里q的值就只有1和2。在q等于1時(shí),載波f為高電平。在q等于2時(shí),載波f為低電平。相當(dāng)于將系統(tǒng)時(shí)鐘進(jìn)行2分頻。所以如果想改變載波f的頻率,改變第四行程序的q值即可。除了上述的改法,還可以改變循環(huán)中加的數(shù)值,將f的高低電平顛倒過(guò)來(lái)等改法,十分靈活,這也是VHDL語(yǔ)言實(shí)現(xiàn)方法的好處之一。 而對(duì)調(diào)制信號(hào)進(jìn)行調(diào)制的程序則是:y=x and f。 這個(gè)程序的作用就是將調(diào)制信號(hào)x和載波f相與,就可完成調(diào)制部分。它的原理就是乘法器實(shí)現(xiàn)法。 ASK調(diào)制系統(tǒng)仿真在程序編寫好了后,生成模塊。這個(gè)模塊就是調(diào)制信號(hào)的部分。這時(shí)也可以看出FPGA實(shí)現(xiàn)方法的好處之一:簡(jiǎn)單、明了。 圖32 調(diào)制模塊模塊連線圖如圖33,在模塊的三個(gè)輸入端分別接入系統(tǒng)時(shí)鐘信號(hào)clk,允許調(diào)制信號(hào)start,調(diào)制信號(hào)x和輸出信號(hào)y。圖33 模塊連線進(jìn)行全編譯后ASK程序解調(diào)仿真圖及注釋如圖34(a)。由于FPGA的系統(tǒng)工作頻率是有范圍的,所以系統(tǒng)時(shí)鐘頻率的設(shè)定不能太大,否則系統(tǒng)運(yùn)行不了那么快的速度,就會(huì)造成沒有結(jié)果或者結(jié)果出錯(cuò)。這里最好系統(tǒng)時(shí)鐘周期設(shè)成10ns,以便于觀察和輸出正確的結(jié)果。在start高電平時(shí)進(jìn)行調(diào)制,f是載波,q是分頻器,f就是q分系統(tǒng)時(shí)鐘的頻率得到的。為了調(diào)制過(guò)程簡(jiǎn)單,節(jié)省時(shí)間,在單獨(dú)的調(diào)制部分不接入m 序列和DDS信號(hào)了由于通過(guò)軟件自身設(shè)定信圖34(a) ASK調(diào)制仿真全圖 仿真結(jié)果調(diào)試x和y在280ns附近的二進(jìn)制碼元寬度(后面提到的碼元寬度都是二進(jìn)制的)有點(diǎn)不一樣,這是本身設(shè)定要注意到的問(wèn)題:1碼和0碼的碼元寬度要保持長(zhǎng)度一致,這個(gè)問(wèn)題在以后要注意。如圖34(b) ,這個(gè)調(diào)制的圖的1碼和0碼的碼元長(zhǎng)度就是一致的,都是載波f的6個(gè)周期。他發(fā)送的是101碼,但是可以看出他每個(gè)1碼有7個(gè)高點(diǎn)平。雖然時(shí)間上是載波的6個(gè)周期,但是這樣就會(huì)在解調(diào)部分造成誤碼。所以,在發(fā)送碼元時(shí),一定要選擇在適當(dāng)?shù)臅r(shí)間傳送,即信號(hào)輸入的時(shí)間最好在start由低電平變?yōu)楦唠娖綍r(shí)刻的附近,盡量的減少誤碼的出現(xiàn)。如圖34(c),就是選擇了正確的時(shí)間傳送信號(hào)。每個(gè)碼元長(zhǎng)度都是載波信號(hào)的6個(gè)周期。對(duì)于發(fā)送同樣的101碼,圖34(c)就比圖34(b)要好的多,在觀察時(shí)很直觀,實(shí)際應(yīng)用中也會(huì)減少誤碼
點(diǎn)擊復(fù)制文檔內(nèi)容
教學(xué)課件相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖片鄂ICP備17016276號(hào)-1