【文章內(nèi)容簡介】 3種故障中，前一種故障表現(xiàn)出電源電壓升高；后2種故障表現(xiàn)為電源電壓變低到零伏或輸出不穩(wěn)定。 常用穩(wěn)壓二極管的型號及穩(wěn)壓值如下表： 型 號 1N4728 1N4729 1N4730 1N4732 1N4733 1N4734 1N4735 1N4744 1N4750 1N4751 1N4761 穩(wěn)壓值 15V 27V 30V 75V 五、電感 電感在電路中常用“L”加數(shù)字表示，如：L6表示編號為6的電感。電感線圈是將絕緣的導線在絕緣的骨架上繞一定的圈數(shù)制成。直流可通過線圈，直流電阻就是導線本身的電阻，壓降很小；當交流信號通過線圈時，線圈兩端將會產(chǎn)生自感電動勢，自感電動勢的方向與外加電壓的方向相反，阻礙交流的通過，所以電感的特性是通直流阻交流，頻率越高，線圈阻抗越大。電感在電路中可與電容組成振蕩電路。電感一般有直標法和色標法，色標法與電阻類似。如：棕、黑、金、金表示1uH（誤差5%）的電感。 電感的基本單位為：亨（H） 換算單位有：1H=103mH=106uH.六、變?nèi)荻O管 變?nèi)荻O管是根據(jù)普通二極管內(nèi)部 “PN結” 的結電容能隨外加反向電壓的變化而變化這一原理專門設計出來的一種特殊二極管。變?nèi)荻O管在無繩電話機中主要用在手機或座機的高頻調(diào)制電路上，實現(xiàn)低頻信號調(diào)制到高頻信號上，并發(fā)射出去。在工作狀態(tài)，變?nèi)荻O管調(diào)制電壓一般加到負極上，使變?nèi)荻O管的內(nèi)部結電容容量隨調(diào)制電壓的變化而變化。 變?nèi)荻O管發(fā)生故障，主要表現(xiàn)為漏電或性能變差： （1）發(fā)生漏電現(xiàn)象時，高頻調(diào)制電路將不工作或調(diào)制性能變差。 （2）變?nèi)菪阅茏儾顣r，高頻調(diào)制電路的工作不穩(wěn)定，使調(diào)制后的高頻信號發(fā)送到對方被對方接收后產(chǎn)生失真。 出現(xiàn)上述情況之一時，就應該更換同型號的變?nèi)荻O管。 七、晶體三極管 晶體三極管在電路中常用“Q”加數(shù)字表示，如：Q17表示編號為17的三極管。 特點：晶體三極管（簡稱三極管）是內(nèi)部含有2個PN結，并且具有放大能力的特殊器件。它分NPN型和PNP型兩種類型，這兩種類型的三極管從工作特性上可互相彌補，所謂OTL電路中的對管就是由PNP型和NPN型配對使用。電話機中常用的PNP型三極管有：A99015等型號；NPN型三極管有：A49019019019012等型號。 晶體三極管主要用于放大電路中起放大作用，在常見電路中有三種接法。為了便于比較，將晶體管三種接法電路所具有的特點列于下表，供大家參考。 名稱 共發(fā)射極電路 共集電極電路（射極輸出器） 共基極電路 輸入阻抗 中（幾百歐～幾千歐） 大（幾十千歐以上） ?。◣讱W～幾十歐） 輸出阻抗 中（幾千歐～幾十千歐） 小（幾歐～幾十歐） 大（幾十千歐～幾百千歐） 電壓放大倍數(shù) 大 ?。ㄐ∮?并接近于1） 大 電流放大倍數(shù) 大（幾十） 大（幾十） ?。ㄐ∮?并接近于1）功率放大倍數(shù) 大（約30～40分貝） 小（約10分貝） 中（約15～20分貝） 頻率特性 高頻差 好 好 八、場效應晶體管放大器 場效應晶體管具有較高輸入阻抗和低噪聲等優(yōu)點，因而也被廣泛應用于各種電子設備中。尤其用場效管做整個電子設備的輸入級，可以獲得一般晶體管很難達到的性能。 場效應管分成結型和絕緣柵型兩大類，其控制原理都是一樣的。 場效應管與晶體管的比較 （1）場效應管是電壓控制元件，而晶體管是電流控制元件。在只允許從信號源取較少電流的情況下，應選用場效應管；而在信號電壓較低，又允許從信號源取較多電流的條件下，應選用晶體管。 （2）場效應管是利用多數(shù)載流子導電，所以稱之為單極型器件，而晶體管是即有多數(shù)載流子，也利用少數(shù)載流子導電。被稱之為雙極型器件。 （3）有些場效應管的源極和漏極可以互換使用，柵壓也可正可負，靈活性比晶體管好。 （4）場效應管能在很小電流和很低電壓的條件下工作，而且它的制造工藝可以很方便地把很多場效應管集成在一塊硅片上，因此場效應管在大規(guī)模集成電路中得到了廣泛的應用。 芯片封裝技術知多少 自從美國Intel公司1971年設計制造出4位微處a理器芯片以來，在20多年時間內(nèi)，CPU從Intel4008028803880486發(fā)展到Pentium和PentiumⅡ，數(shù)位從4位、8位、16位、32位發(fā)展到64位。主頻從幾兆到今天的400MHz以上，接近GHz。CPU芯片里集成的晶體管數(shù)由2000個躍升到500萬個以上。半導體制造技術的規(guī)模由SSI、MSI、LSI、VLSI達到 ULSI。封裝的輸入/輸出（I/O）引腳從幾十根，逐漸增加到幾百根，下世紀初可能達2千根。這一切真是一個翻天覆地的變化。 　 對于CPU，讀者已經(jīng)很熟悉了，283848Pentium、Pentium Ⅱ、Celeron、KK62 ……相信您可以如數(shù)家珍似地列出一長串。但談到CPU和其他大規(guī)模集成電路的封裝，知道的人未必很多。所謂封裝是指安裝半導體集成電路芯片用的外殼，它不僅起著安放、固定、密封、保護芯片和增強電熱性能的作用，而且還是溝通芯片內(nèi)部世界與外部電路的橋梁——芯片上的接點用導線連接到封裝外殼的引腳上，這些引腳又通過印制板上的導線與其他器件建立連接。因此，封裝對CPU和其他LSI集成電路都起著重要的作用。新一代CPU的出現(xiàn)常常伴隨著新的封裝形式的使用.芯片的封裝技術已經(jīng)歷了好幾代的變遷，從DIP、QFP、PGA、BGA到CSP再到MCM，技術指標一代比一代先進，包括芯片面積與封裝面積之比越來越接近于1，適用頻率越來越高，耐溫性能越來越好，引腳數(shù)增多，引腳間距減小，重量減小，可靠性提高，使用更加方便等等。 　下面將對具體的封裝形式作詳細說明。 一、DIP封裝 　70年代流行的是雙列直插封裝，簡稱DIP(Dual Inline Package)。DIP封裝結構具有以下特點: 。 。 。 　DIP封裝結構形式有:多層陶瓷雙列直插式DIP，單層陶瓷雙列直插式DIP，引線框架式DIP(含玻璃陶瓷封接式，塑料包封結構式，陶瓷低熔玻璃封裝式). 　衡量一個芯片封裝技術先進與否的重要指標是芯片面積與封裝面積之比，這個比值越接近1越好。以采用40根I/O引腳塑料包封雙列直插式封裝(PDIP)的CPU為例，其芯片面積/封裝面積=33/50=1：86,離1相差很遠。不難看出，這種封裝尺寸遠比芯片大，說明封裝效率很低，占去了很多有效安裝面積。 　Intel公司這期間的CPU如80880286都采用PDIP封裝。 二、芯片載體封裝 　80年代出現(xiàn)了芯片載體封裝，其中有陶瓷無引線芯片載體LCCC(Leadless Ceramic Chip Carrier)、塑料有引線芯片載體PLCC(Plastic Leaded Chip Carrier)、小尺寸封裝SOP(Small Outline Package)、塑料四邊引出扁平封裝PQFP(Plastic Quad Flat Package)，208根I/O引腳的QFP封裝的CPU為例，外形尺寸2828mm，芯片尺寸1010mm，則芯片面積/封裝面積=1010/2828=1：，由此可見QFP比DIP的封裝尺寸大大減小。QFP的特點是: 。 ，寄生參數(shù)減小，適合高頻應用。 。 。 　在這期間，Intel公司的CPU，如Intel 80386就采用塑料四邊引出扁平封裝PQFP。 三、BGA封裝 　90年代隨著集成技術的進步、設備的改進和深亞微米技術的使用，LSI、VLSI、ULSI相繼出現(xiàn)，硅單芯片集成度不斷提高，對集成電路封裝要求更加嚴格，I/O引腳數(shù)急劇增加，功耗也隨之增大。為滿足發(fā)展的需要，在原有封裝品種基礎上，又增添了新的品種——球柵陣列封裝，簡稱BGA(Ball Grid Array Package)。 　BGA一出現(xiàn)便成為CPU、南北橋等VLSI芯片的高密度、高性能、多功能及高I/O引腳封裝的最佳選擇。其特點有: ，但引腳間距遠大于QFP，從而提高了組裝成品率。 ，但BGA能用可控塌陷芯片法焊接，簡稱C4焊接，從而可以改善它的電熱性能: ，重量減輕3/4以上。 ，信號傳輸延遲小，使用頻率大大提高。 ，可靠性高。 、PGA一樣，占用基板面積過大。 　Intel公司對這種集成度很高(單芯片里達300萬只以上晶體管)，功耗很大的CPU芯片，如Pentium、Pentium Pro、Pentium Ⅱ采用陶瓷針柵陣列封裝CPGA和陶瓷球柵陣列封裝CBGA，并在外殼上安裝微型排風扇散熱，從而達到電路的穩(wěn)定可靠工作。 四、面向未來的新的封裝技術 　BGA封裝比QFP先進，更比PGA好，但它的芯片面積/封裝面積的比值仍很低。 Tessera公司在BGA基礎上做了改進，研制出另一種稱為μBGA的封裝技術，芯片面積/封裝面積的比為1:4，比BGA前進了一大步。 　1994年9月日本三菱電氣研究出一種芯片面積/封裝面積=1:，其封裝外形尺寸只比裸芯片大一點點。也就是說，單個IC芯片有多大，封裝尺寸就有多大，從而誕生了一種新的封裝形式，命名為芯片尺寸封裝，簡稱CSP(Chip Size Package或Chip Scale Package)。CSP封裝具有以下特點: 。 。 ?至1/10，延遲時間縮小到極短。曾有人想，當單芯片一時還達不到多種芯片的集成度時，能否將高集成度、高性能、高可靠的CSP芯片(用LSI或IC)和專用集成電路芯片(ASIC)在高密度多層互聯(lián)基板上用表面安裝技術(SMT)組裝成為多種多樣電子組件、子系統(tǒng)或系統(tǒng)。由這種想法產(chǎn)生出多芯片組件MCM(Multi Chip Model)。它將對現(xiàn)代化的計算機、自動化、通訊業(yè)等領域產(chǎn)生重大影響。MCM的特點有: ，易于實現(xiàn)組件高速化。 ，一般體積減小?，重量減輕1/3。 。 　隨著LSI設計技術和工藝的進步及深亞微米技術和微細化縮小芯片尺寸等技術的使用，人們產(chǎn)生了將多個LSI芯片組裝在一個精密多層布線的外殼內(nèi)形成MCM產(chǎn)品的想法。進一步又產(chǎn)生另一種想法:把多種芯片的電路集成在一個大圓片上，從而又導致了封裝由單個小芯片級轉向硅圓片級(wafer level)封裝的變革，由此引出系統(tǒng)級芯片SOC(System On Chip)和電腦級芯片PCOC(PC On Chip)。 隨著CPU和其他ULSI電路的進步，集成電路的封裝形式也將有相應的發(fā)展，而封裝形式的進步又將反過來促成芯片技術向前發(fā)展。 PCB設計基本概念 “層(Layer) ”的概念 與字處理或其它許多軟件中為實現(xiàn)圖、文、色彩等的嵌套與合成而引入的“層”的概念有所同，Protel的“層”不是虛擬的，而是印刷板材料本身實實在在的各銅箔層。現(xiàn)今，由于電子線路的元件密集安裝。防干擾和布線等特殊要求，一些較新的電子產(chǎn)品中所用的印刷板不僅有上下兩面供走線，在板的中間還設有能被特殊加工的夾層銅箔，例如，現(xiàn)在的計算機主板所用的印板材料多在4層以上。這些層因加工相對較難而大多用于設置走線較為簡單的電源布線層（如軟件中的Ground Dever和Power Dever），并常用大面積填充的辦法來布線（如軟件中的ExternaI P1a11e和Fill）。上下位置的表面層與中間各層需要連通的地方用軟件中提到的所謂“過孔（Via）”來溝通。有了以上解釋，就不難理解“多層焊盤”和“布線層設置”的有關概念了。 舉個簡單的例子，不少人布線完成，到打印出來時方才發(fā)現(xiàn)很多連線的終端都沒有焊盤，其實這是自己添加器件庫時忽略了“層”的概念，沒把自己繪制封裝的焊盤特性定義為”多層（Mulii一Layer)的緣故。要提醒的是，一旦選定了所用印板的層數(shù)，務必關閉那些未被使用的層，免得惹事生非走彎路。 　過孔(Via） 　為連通各層之間的線路，在各層需要連通的導線的文匯處鉆上一個公共孔，這就是過孔。工藝上在過孔的孔壁圓柱面上用化學沉積的方法鍍上一層金屬，用以連通中間各層需要連通的銅箔，而過孔的上下兩面做成普通的焊盤形狀，可直接與上下兩面的線路相通，也可不連。一般而言，設計線路時對過孔的處理有以下原則：（1）盡量少用過孔，一旦選用了過孔，務必處理好它與周邊各實體的間隙，特別是容易被忽視的中間各層與過孔不相連的線與過孔的間隙，如果是自動布線，可在“過孔數(shù)量最小化”