【文章內容簡介】 出的方式，實現(xiàn)波形發(fā)生器的設計。程序中設置一個波形的起始點，經過比較、計算得出波形的其他數值，將這些點依次連續(xù)輸出，從而實現(xiàn)波形的仿真。以遞增鋸齒波為例，首先定義初始點為 tmp=“00000000” ；在時鐘上升沿到來時，執(zhí)行 tmp=tmp+1。語句，同時將 tmp 輸出，當tmp=“11111111”；時，將 tmp 值清零，執(zhí)行下一個循環(huán)。在本設計中，采用 QuartusII 軟件仿真，所以可以通過波形文件直觀的反映出輸出的數字量的變化情況，以達到波形輸出的仿真。 程序設計原理框圖參考頻率源相位累加器 波形存儲器 數模轉換器頻率控制字基于 FPGA 和 Quartus II 設計的智能函數發(fā)生器第 6 頁 4 系統(tǒng)的軟件設計與仿真 系統(tǒng)仿真時序圖 仿真軟件 Proteus 簡介 Proteus 軟件是英國 Labcenter electronics 公司出版的 EDA 工具軟件（該軟件中國總代理為廣州風標電子技術有限公司） 。它不僅具有其它 EDA 工具軟件的仿真功能，還能仿真單片機及外圍器件。它是目前最好的仿真單片機及外圍器件的工具。雖然目前國內推廣剛起步，但已受到單片機愛好者、從事單片機教學的教師、致力于單片機開發(fā)應用的科技工作者的青睞。Proteus 是世界上著名的 EDA 工具(仿真軟件)，從原理圖布圖、代碼調試到單片機與外圍電路協(xié)同仿真，一鍵切換到PCB 設計，真正實現(xiàn)了從概念到產品的完整設計。是目前世界上唯一將電路仿真軟件、PCB 設計軟件和虛擬模型仿真軟件三合一的設計平臺，其處理器模型支持 805HC1PIC、AVR、ARM、8086和 MSP430 等，2022 年即將增加 Cortex 和 DSP 系列處理器，并持續(xù)增加其他系列處理器模型。在編譯方面，它也支持 IAR、Keil 和 MPLAB 等多種編譯器，系統(tǒng)仿真圖如下圖所示： 基于 FPGA 和 Quartus II 設計的智能函數發(fā)生器第 7 頁 RTL 仿真硬件圖 Technolog Map View Technology Map ViewRTL 原理圖 RTL Viewer基于 FPGA 和 Quartus II 設計的智能函數發(fā)生器第 8 頁 5 總結體會與展望不停的查找相關資料使我更深入地學習了相關專業(yè)知識，并能夠熟練的操作 QuartusⅡ軟件。通過對 FPGA 芯片的使用及對 VHDL 硬件描述語言學習，讓我感到了 VHDL 硬件描述語言的方便性和靈活性，可以使編程技能快速提高。設計以 FPGA 為核心，詳細闡述了 FPGA 內部實現(xiàn)的功能及 VHDL 程序設計仿真。單片機的設計僅屬于本設計的輔助控制部分，且單片機的資料很多，所以在此對單片機的程序不作詳細說明。設計采用直接數字頻率合成技術設計了雙通道相位關系可調的信號發(fā)生器，輸出信號頻率范圍為0～20KHz，頻率分辨率高于 20Hz，相位調節(jié)步進 1176。兩個通道不僅可以輸出相同頻率的信號，還可以輸出不同相位、不同幅值的正弦信號。經系統(tǒng)仿真表明，本設計可達到預定要求。 在實際的操作測試中發(fā)現(xiàn)用 case 語句取代了定義 ROM 造成了數據開始并沒有固化在 ROM 中而是從程序中寫入再讀出。反復的查找資料找到解決辦法是用 function 語句對 ROM 進行定義并裝初值。而且類似的實際問題還有很多，比如應該注意傳遞函數中的輸出端口應該是 wire 型的，如果定義為 reg 將會出錯；開始時波形數據按照圖放入初值時，有負數、小數等，當裝入負數小數后在仿真中無法正確顯示數字。 （解決辦法：將波形平移擴大將小數和負數換算成整數裝入即可顯示波形數據）；關鍵的問題是怎樣實現(xiàn)尋址的操作，首先是定義一個從 0—7 的循環(huán)加法計數器作為段內基地址尋址，然后通過 case 語句 choose 波形選擇相應波段的段地址等。這次課程設計養(yǎng)成了去圖書館查閱書籍和上網搜集資料的良好習慣，提高了自己獨立分析和解決實際問題的能力，還鍛煉了我們的團隊合作的能力。堅定地進入實驗室，為我的興趣所向而努力。這為我們以后的畢業(yè)設計奠定了良好的基礎，并更好地復習和鞏固了以前學過的理論知識。但在信息技術飛速發(fā)展的今天，各種電子產品層出不窮，各種技術與方法也在不斷地改善，因此對電子技術知識的學習也應不斷地充實和更新，以適應工作與社會的需要。這樣的實驗結合學習和工作應用，通過自己動手更加能夠充分掌握所學知識，將書本和實際結合起來。同時也認識到 EDA 技術是當前數字系統(tǒng)設計領域比較通用的一種工具，它可以大大縮短設計需要的時間，降低成本的同時也提高了系統(tǒng)的穩(wěn)定性。使用 VHDL 語言描述硬件系統(tǒng)使得 EDA 技術有了更為廣闊的空間。簡易波形發(fā)生器在生活中各個場合都有著大量的使用術。EDA 技術比我們想象中的要有很大的難度，里面有很多的思想來源于信息電子技術輯算法的設計，需要有很強的 C語言編程功底。學習一門知識要從最基本的體系構架開始，倘若一開始就從頂層設計入手，就會造成很多基本原理、基本概念上的偏差，里面的基本知識還包括電路的概念以及寄存器傳送的基本知識。書越讀越覺得自己會的越少，我雖然快大學本科畢業(yè)，但我深刻的認識到自己還僅僅處于電子這個龐大學科的初級入門階段，還有更多的知識需要我慢慢去學習和探索。總之，本次課程設計給即將走向工作崗位的我?guī)砹撕艽蟮膸椭吧钸h的影響?；?FPGA 和 Quartus II 設計的智能函數發(fā)生器第 9 頁 參考文獻[1] 蔣小燕， 技術及 ： 年 12 月.[2] 李國麗， ： 年 3 月.[3] ： 年 1 月.[4] MCU、FPGA、RTOS ：北京航空航天大學出版社.2022 年 4 月 .[5] Charles ,Jr、Lizy Kurian John 著， ：電子工業(yè) 年 8 月基于 FPGA 和 Quartus II 設計的智能函數發(fā)生器第 10 頁 附錄 A 設計原理圖 智能信號發(fā)生器原理設計框圖基于 FPGA 和 Quartus II 設計的智能函數發(fā)生器第 11 頁 附錄 B 系統(tǒng)仿真圖圖 基于 FPGA 和 Quartus II 設計的智能函數發(fā)生器第 12 頁 圖 RTL 原理圖圖 基于 FPGA 和 Quartus II 設計的智能函數發(fā)生器第 13 頁 附錄 C 源程序清單/*************************************************** 名稱：基于 FPGA 和 Quartus II 的智能函數發(fā)生器設計程序（VHDL 編程）***************************************************/*****************頂層文件****************library ieee。use 。use 。entity boxin isport ( clk,reset: in std_logic。 sel: in std_logic_vector(1 downto 0)。 q:out std_logic_vector(7 downto 0))。end entity。