【文章內容簡介】 16C550更具優(yōu)勢和能力，M654提供增強特征寄存器（EFR,Xon/Xoff1，Xon/Xoff2,FSTAT）,提供自動RTS和CTS硬件流控制和Xon/Xoff軟件流控制。所有寄存器在后面的詳細章節(jié)，參見26頁“Section ，UART INTERNAL REGISTERS”。 INT Outputs for Channels AD（通道AD中斷輸出）中斷輸出根據操作模式和增強功能的設置而改變。Table3 和 Table4總結了發(fā)送和接收的操作行為。同時也參見26頁Figure 21。 DMA Mode該期間不支持直接內存訪問。DMA模式（傳統）在該文檔中并不移位著“直接內存訪問”而是涉及到數據塊發(fā)送操作。DMA模式影響RXRDY和TXTDY AD輸出引腳狀態(tài)。收發(fā)FIFO觸發(fā)點為用戶數據塊模式操作提供額外的靈活性。當發(fā)送器空或者為更多數據擁有空位置，LSR[5]、LSR[6]提供一個指示。用戶可在DMA模式下(FCR[3]=1)，選擇性操作收發(fā)FIFO。當收發(fā)FIFO被使能，DMA模式被禁用（FCR[3]=0）,M654被設置為單字符收發(fā)模式。當DMA模式被使能（FCR[3]=1），在通過編程觸發(fā)點決定的塊序列中，用戶采用塊模式操作上載和下載FIFO更具有優(yōu)勢。（Crystal Oscillator or Extern Clock Input） M654含有一個片上晶振（XTAL1和XTAL2）為器件的UART單元產生時鐘。CPU數據總線操作不需要時鐘。在每個UART鐘，石英晶振提供為波特率發(fā)生器（BGR）單元系統時鐘。XTAL1為晶振或外部時鐘緩沖輸入端，XTAL2為輸出端。參見15頁“，Programmable Baud Rate Generator with Fractionan Divisor”。片上晶振被設計為使用工業(yè)標準微處理器晶振（共振，采用1022pf電容起振，20120ΩESR和100ppm頻率容限）連接在XTAL1和XTAL2之間。典型晶振連接如Figure 6。可選擇性的，一個外部時鐘可以被連接到XTAL1引腳，驅動內部波特率發(fā)生器產生用戶自定義或標準波特率。進一步閱讀關于晶振電路，參看官網EXAR’S 上DAN108應用。 帶小數分頻因子的可編程波特率發(fā)生器每一個UART發(fā)送和接收，都擁有自己的帶有預分頻器的波特率發(fā)生器（BRG）。預分頻器通過MCR寄存器中通過軟件控制。MCR寄存器MCR[7]設置預分頻器將內部應診或外部時鐘分頻為1或4。預分頻器時鐘輸出到BRG。BRG通過可編程的分頻器進一步分頻，（1/16）,去獲得16X或8X或4X串行數據采樣時鐘速率。采樣時鐘被用作發(fā)送器數據位移位和接收器數據采樣。BRG分頻器（DLL,DLM,DLD寄存器）在復位后，默認值為1（DLL=0X01，DLM=0X00，DLD=0X00）。因此BRG必須在初始化操作數據波特率期間進行編程。DLL和DLM寄存器提供分頻器的正數部分，DLD寄存器提供分頻器的小數部分。僅僅DLD的低四位被使用，他們被用作選擇一個從0（設置為0000）(設置為1111)?？删幊滩ㄌ芈拾l(fā)生器緊蹙起DLL,DLM,DLD提供選擇操作數據速率功能。Table 6 為在24MHz晶振或外部16X時鐘速率的條件下的標準數據波特率。如果預分頻被使用（MCR[7]=1），輸出波特率將會低于Table6中波特率的4倍。在8X采樣速率條件下，波特率加倍。在4X采樣速率條件下，波特率達4倍。特別注意，在8X采樣速率模式，位時間將會有（177。1/16）的跳動，無論DLD是非零或者是一個奇數。采用非標準波特率晶振或外部時鐘，分頻器的值可以通過下列公式計算。在M654中可以被計算的最接近的分頻因子使用下列公式計算：上面的公式，請注意：TRUNC(N)=N的整數部分。例如，TRUNC()=5。不進行四舍五入。ROUND(N)=N朝著最接近的整數取整數值。例如：ROUND()=7，ROUND()=10，進行了四舍五入。AB表明將A向右移動B位，例如，0x78A38=0x0078。 發(fā)送器發(fā)送器單元有9位發(fā)送移位寄存器（TSR）和64字節(jié)FIFO，包括帶有一字節(jié)寬度的發(fā)送保持寄存器（THR）組成。移位寄存器TSR在內部16X/8X/4X時鐘下發(fā)送每個數據位。每位時間為16/8/4個時鐘周期。發(fā)送器發(fā)送起始位，緊接著數據位，如果是能奇偶校驗位，則插入奇偶校驗位，最后增加停止位。FIFO和TSR狀態(tài)在線狀態(tài)寄存器中反映（LSR[5],LSR[6]）。 發(fā)送保持寄存器（THR）只寫功能發(fā)送保持寄存器是一個8位寄存器，提供和連接數據接口。主機寫入發(fā)送數據字節(jié)到THR寄存器，轉換成包含起始位，數據位，奇偶校驗問和停止位的數據流。最低符號位（bit0）首先發(fā)送。THR為輸入寄存器，當FIFO操作被FCR[0]位使能時，THR發(fā)送數據到64字節(jié)FIFO。每次一個寫操作到THR，FIFO數據指針自動跳轉到下一個序列數據位置。 非FIFO模式下的發(fā)送器操作主機每一加載一個字符到THR。當數據字節(jié)被傳輸到TSR時，THR空標志（LSR[5]）被置位。當使能IER[1]時，THR標志能夠產生發(fā)送空中斷（ISR[1]）。當TSR變成完全空時，TSR標志（LSR[6]）被置位。 FIFO模式下的發(fā)送器操作主機可以使用達64字節(jié)的發(fā)送數據填充發(fā)送FIFO。當FIFO空時，THR空標志（LSR[5]）被置位。當FIFO空時，THR空標志能夠產生發(fā)送空中斷（ISR[1]）。發(fā)送空中斷標志由IER[1]使能。當TSR/FIFO空時，TSR標志（LSR[6]）被置位。 接收器接收器單元由8位接收移位單元（RSR）和64字節(jié)FIFO，包括一字節(jié)寬的接收保持寄存器（RHR）組成。RSR時序使用16X/8X/4X時鐘（DLD[5：4]）。RSR在即將到來字符的每位數據中間進行檢驗。在一個起始或假起始位的下降沿，內部接收器計數器開始以16X/8X/4X時鐘速率計數。8個時鐘（如果8X，則為4個時鐘，如果4X，則為2個時鐘）后，起始位周期應該在起始位中間。此時，起始位被采樣，如果仍然保持為邏輯0，則起始位有效。以這種方式評估起始位阻止接收器裝載一個錯誤字符。其余的數據位和停止位以相同的方式唄采樣和驗證，阻止錯誤幀。如果發(fā)生了錯誤，在LSR[2:4]中被反映出來。從RHR中獲取接收到的數據，接收FIFO指針被跳轉，在RHR寄存器中，錯誤標志被立即更新反映數據字節(jié)狀態(tài)。當接收到一個字符或者延遲直到到達FIFO觸發(fā)點時，RHR產生一個接收數據準備中斷。此外，對于由LCR[1：0]定義的4個字長加12位時間，產生一個接收數據準備超時中斷，保證數據發(fā)送到主機。RHR中斷由IER[0]使能，參見Figure10和Figure11。（RHR）只讀寄存器接收保持寄存器是一個8位寄存器，保持來自接收移位寄存器的一個接收數據字節(jié)。對主機提供接收數據接口。RHR寄存器是64字節(jié)接收FIFO的一部分，11位寬。3個額外位為3個錯誤標志，反映在LSR寄存器中。當FIFO由FCR[0]使能時，RHR寄存器包含有FIFO中接收到的第一個數據字符。RHR被讀取后，下一個字符字節(jié)被載入到RHR寄存器，錯誤標志也連同當前數據被立即更新到LSR[2：4]中。 Auto RTS（Hardware）Flow Control Auto RTS Hysteresis CTS Flow Control Auto Xon/Xoff (Software) Flow Control Special Character Detect Infrared Mode Sleep Mode with Auto WakeUp Internal Loopback 內部回環(huán)為了系統診斷目的，M654提供內部回環(huán)能力。內部回環(huán)模式通過設置MCR[4：1]使能。所有串口功能都正常操作。Figure14顯示了如何調制端口信號被重新配置。由發(fā)送移位寄存器TSR發(fā)送的數據在內部被送回到接收移位寄存器RSR，允許系統接收和發(fā)送相同的數據。當RTS和DTR被撤銷，CTS,DSR,CD,RI輸入被忽略，TX引腳保持高電平或屏蔽狀態(tài)。注意:接收輸入在回環(huán)測試條件下必須保持為高，否則在退出回環(huán)測試時，UART可能偵測并產生一個錯誤退出信號。 串口內部寄存器M654的每個串口擁有自己的配置寄存器，有地址線A0，A1，A2和指定的通道進行選擇（參見Table 1 和 Table 2）。完整的寄存器配置如Table 9和Table10 所示。 內部寄存器描述 接收保持寄存器RHR只讀寄存器參見19頁“接收器”章節(jié) 發(fā)送保持寄存器THR只寫寄存器參見17頁“發(fā)送器”章節(jié) 中斷使能寄存器IER讀/寫中斷使能寄存器IER屏蔽來自接收數據準備好、發(fā)送空、線狀態(tài)和調制狀態(tài)寄存器的中斷。這些中斷都反映在中斷狀態(tài)寄存器ISR中。 IER對應接收FIFO中斷模式操作當接收FIFO（FCR[0]=1）和接收中斷(IER[0]=1)被使能時，RHR中斷（ISR[2：3]）狀態(tài)將反映如下：A、 當FIFO到達被編程的觸發(fā)點，接收數據有效，被傳送到主機。當FIFO低于觸發(fā)點時，中斷被清除。B、 當FIFO觸發(fā)點被達到時，FIFO水平將被反映到ISR寄存器中。ISR寄存器狀態(tài)位和中斷江北清除，當FIFO下降到觸發(fā)點時。C、 一個字符從一位寄存器傳輸到接收FIFO時，接收數據準備好位被置位（LSR[0]）。當FIFO空時，LSR[0]復位。 IER對應接收/發(fā)送FIFO查詢模式操作當FCR[0]=1時，FIFO使能；重設置IER【0:3】使