數(shù)字邏輯電路與系統(tǒng)設(shè)計習(xí)題答案(編輯修改稿)
2024-07-20 20:08 本頁面
【文章內(nèi)容簡介】 ：（a）真值表可見，當(dāng)編碼器無信號輸入時，因此可以利用的狀態(tài)來判斷擴展電路中哪一個芯片有編碼信號輸入。，由電路可見，當(dāng)高位編碼器（2）的時，表示高位編碼器（2）有編碼信號輸入，故選通數(shù)據(jù)選擇器的0通道，將高位編碼器（2）的碼送到端；當(dāng)高位編碼器（2）的時，表示高位編碼器（2）無編碼信號輸入，而低位編碼器（1）有可能有編碼信號輸入，也可能無編碼信號輸入，則將低位編碼器（1）的碼送到端（當(dāng)無編碼信號輸入輸入時，）。編碼器輸出的最高位碼，由高位編碼器（2）的信號取反獲得。由電路可見，表示無編碼信號輸入。 試用一片3線—8線譯碼器74138和兩個與非門實現(xiàn)一位全加器。：全加器的輸出邏輯表達式為： 式中，為兩本位加數(shù)，為低位向本位的進位，為本位和， 為本位向高位的進位。根據(jù)表達式。 。：＝ ，使電路輸出為帶符號的二進制原碼。：由于加減器的輸入均為二進制正數(shù)，所以，當(dāng)電路作加法時，輸出一定為正。當(dāng)時，電路作減法運算，電路實現(xiàn)功能。，當(dāng)時，電路輸出即為原碼；當(dāng)時，應(yīng)將電路輸出取碼，使其成為原碼。設(shè)電路符號位為，進位位為，可寫出和的表達式為。當(dāng)時，須對取碼。* 試用兩片4位二進制加法器7483和門電路設(shè)計一個8421BCD碼減法器，要求電路輸出為帶符號的二進制原碼。(b)所示。（提示：BCD碼減法和二進制減法類似，也是用補碼相加的方法實現(xiàn)，但這里的補碼應(yīng)是10的補，而不是2的補。求補電路可用門電路實現(xiàn)）：（解題思路）首先利用兩片4位二進制加法器7483和門電路設(shè)計一個BCD碼加法器（）。由于用加法器實現(xiàn)減法運算，須對輸入的減數(shù)取10的補，另外，還須根據(jù)BCD碼加法器的進位信號的狀態(tài)來決定是否對BCD碼加法器輸出信號進行取補。圖中，A為被減數(shù)，B為減數(shù)，Y為差的原碼，G為符號位。10s為求10的補碼電路，該電路可根據(jù)10的補碼定義，通過列真值表，求邏輯表達式，然后用門電路或中規(guī)模組合電路（如譯碼器）實現(xiàn)。bcdsum為BCD碼加法器，也可自行設(shè)計。sel10s為判斷求補電路，當(dāng)bcdsum輸出進位信號C為1時，表示結(jié)果為正，；當(dāng)C為0時，表示結(jié)果為負，Y應(yīng)是S的10 的補碼，利用10s電路和數(shù)據(jù)選擇器，很容易完成該電路設(shè)計。（電路詳解略） 試用一片雙4選1數(shù)據(jù)選擇器74HC4539和一片3線8線譯碼器74138構(gòu)成一個3位并行數(shù)碼比較器。要求：電路輸入為兩個3位二進制數(shù)，輸出為1位，當(dāng)輸入兩數(shù)相同時，輸出為0，不同時輸出為1。(b)所示。：首先將雙4選1數(shù)據(jù)選擇器74HC4539連接成8選1數(shù)據(jù)選擇器。圖中，和為兩個需比較的二進制數(shù)，A 被加到數(shù)據(jù)選擇器的地址輸入端，B被加到譯碼器的輸入端，容易看出，當(dāng)時，數(shù)據(jù)選擇器的輸出；當(dāng)時。 試用一片4位數(shù)值比較器74HC85構(gòu)成一個數(shù)值范圍指示器，其輸入變量ABCD為8421BCD碼，用以表示一位十進制數(shù)X。當(dāng)X5時，該指示器輸出為1。否則輸出為0。：該題最簡單的解法是利用4位數(shù)值比較器74HC85將輸入的8421BCD碼與4比較。 試用4位數(shù)值比較器74HC85和邏輯門，設(shè)計一個能同時對3個4位二進制數(shù)進行比較的數(shù)值比較器，使該比較器的輸出滿足下列真值表要求(設(shè)3個二進制分別為：,。：首先用3個數(shù)值比較器74HC85分別完成和、和、和之間的比較，比較的結(jié)果有3組，分別是，；，；。利用這3組結(jié)果，根據(jù)題目要求，加8個門電路，可完成電路設(shè)計。 試用兩片74HC382ALU芯片連成8位減法器電路。：。圖中ALU（1）為低位芯片，ALU（2）為高位芯片，要實現(xiàn)減法運算，選擇碼必須為001，低位芯片的CN輸入必須為0。習(xí)題 ，其中X為外部輸入信號，Z為外部輸出信號，A、B、C、D是時序電路的四種狀態(tài)。 解：圖 ，試畫出Q和對應(yīng)的輸出波形。 解： 圖 ，試畫出Q和對應(yīng)的輸出波形。 解：圖 已知主從RS觸發(fā)器的邏輯符號和CLK、S、試畫出Q端對應(yīng)的波形（設(shè)觸發(fā)器的初始狀態(tài)為0）。 解：圖 ，試分析該觸發(fā)器邏輯功能，要求：（1）列出特性表； （2）寫出特性方程；（3）畫出狀態(tài)轉(zhuǎn)換圖；（4）畫出狀態(tài)轉(zhuǎn)換圖。圖 解：（1）特性表為： CLK X YQnQn+1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 101010101Qn01001110（2） 特性方程為：（3） 狀態(tài)轉(zhuǎn)換圖為：圖 （3）（4）該電路是一個下降邊沿有效的主從JK觸發(fā)器。 （a）中，F(xiàn)F1和FF2均為負邊沿型觸發(fā)器，（b）所示CLK和X信號波形，畫出QQ2的波形（設(shè)FFFF2的初始狀態(tài)均為0）。 解： 圖 （設(shè)各觸發(fā)器的初始狀態(tài)均為0）。 解：圖 試用邊沿D觸發(fā)器構(gòu)成邊沿T觸發(fā)器。 解：D觸發(fā)器的特性方程為：T觸發(fā)器的特性方程為： 所以，要求： （1）寫出各觸發(fā)器的驅(qū)動方程和輸出方程； （2）寫出各觸發(fā)器的狀態(tài)方程；（3）列出狀態(tài)表；（4）畫出狀態(tài)轉(zhuǎn)換圖。 解：（1） 驅(qū)動方程為： ； ；輸出方程為：（2） 各觸發(fā)器的狀態(tài)方程分別為：； （3） 狀態(tài)表為：X
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1