【文章內(nèi)容簡(jiǎn)介】 11 3輸入端三與門(mén) 74LS32 2輸入端四或門(mén) 下一頁(yè) 上一頁(yè) 返回 基本邏輯門(mén)電路 （ 1） 74LS08與門(mén)集成芯片 常用的 74LS08與門(mén)集成芯片，它的內(nèi)部有四個(gè)二輸入的與門(mén)電路，其外引腳圖和邏輯圖如下圖所示。 基本邏輯門(mén)電路 （ 2） 74LS32或門(mén)集成芯片 常用的 74LS32或門(mén)集成芯片，它的內(nèi)部有四個(gè)二輸入的或門(mén)電路，其外引腳圖和邏輯圖如 下 圖所示。 下一頁(yè) 上一頁(yè) 返回 基本邏輯門(mén)電路 （ 3） 74LS04非門(mén)集成芯片 常用的 74LS04非門(mén)集成芯片，它的內(nèi)部有六個(gè)非門(mén)電路，其外引腳圖和邏輯圖如下圖所示。 下一頁(yè) 上一頁(yè) 返回 基本邏輯門(mén)電路 （ 4） 74LS00與非門(mén)集成芯片 常用的 74LS00與非門(mén)集成芯片，它的內(nèi)部有四個(gè)二輸入與非門(mén)電路，其外引腳圖和邏輯圖如下圖所示。 下一頁(yè) 上一頁(yè) 返回 基本邏輯門(mén)電路 （ 5） 74LS02或非門(mén)集成芯片 常用的 74LS02或非門(mén)集成芯片，它的內(nèi)部有四個(gè)二輸入或非門(mén)電路，其外引腳圖和邏輯圖如下圖所示。 下一頁(yè) 上一頁(yè) 返回 當(dāng) EN=1時(shí) ， 輸出為高阻狀態(tài) 。 所以 ， 這是一個(gè)低電平有效的三態(tài)門(mén) 。 AF ? 工作原理： 當(dāng) EN=0時(shí)， 為 正常的非門(mén)，輸出 3. TTL三態(tài)輸出與非門(mén)電路 TTL與非門(mén)電路的系列產(chǎn)品中除了上述的與非門(mén)外，其他類(lèi)型還有 集電極開(kāi)路的與非門(mén) (簡(jiǎn)稱(chēng) OC門(mén) )、 三態(tài)輸出門(mén) 等，可以實(shí)現(xiàn)各種邏輯功能和控制作用。 基本邏輯門(mén)電路 上一頁(yè) 返回 下一頁(yè) 動(dòng)畫(huà) 動(dòng)畫(huà) （二） CMOS門(mén)電路 CMOS門(mén)電路是由 PMOS管和 NMOS管構(gòu)成的一種互補(bǔ)對(duì)稱(chēng)場(chǎng)效應(yīng)管集成門(mén)電路。 （ 1） CMOS與非門(mén) 圖 522 F A B??下一頁(yè) 上一頁(yè) 返回 F A B??（ 2） CMOS或非門(mén) 圖 523 （ 3） CMOS三態(tài)門(mén) 圖 524 FA? 基本邏輯門(mén)電路 CMOS門(mén)電路的主要特點(diǎn)是 : ① 功耗低 ② 電源電壓范圍寬 ③ 抗干擾能力強(qiáng)。 ④ 制造工藝較簡(jiǎn)單。 ⑤ 集成度高，宜于實(shí)現(xiàn)大規(guī)模集成 。 下一頁(yè) 上一頁(yè) 返回 基本邏輯門(mén)電路 1． CMOS門(mén)電路系列及型號(hào)的命名法 下一頁(yè) 上一頁(yè) 返回 基本邏輯門(mén)電路 TTL、 CMOS集成基本門(mén)電路見(jiàn) 下 表。 下一頁(yè) 上一頁(yè) 返回 基本邏輯門(mén)電路 ② 對(duì)于或非門(mén)及或門(mén) ，一種是直接接地；另一種是與有用的輸入端并聯(lián)使用 。 ① 對(duì)于與非門(mén)及與門(mén)，一種是直接接電源正端，或通過(guò)一個(gè)上拉電阻 （ 1～ 3kW）接電源正端； 另一種和已使用的輸入端并聯(lián)使用 Vamp。CCBAamp。AB（a） （b）≥1ABBA（a） （b）≥1 TTL門(mén)電路和 MOS門(mén)電路的使用 1. TTL門(mén)電路的使用 （ 1）多余輸入端的處理 基本邏輯門(mén)電路 上一頁(yè) 返回 下一頁(yè) （ 2） TTL電路使用注意事項(xiàng) ①電路輸入端不能直接與高于 +，低于 電阻電源連接，否則因?yàn)橛休^大電流流入器件而燒毀器件。 ②除三態(tài)門(mén)和 OC門(mén)之外，輸出端 不允許 并聯(lián)使用，否則會(huì)燒毀器件。 ③防止從電源連線(xiàn)引入的干擾信號(hào)，一般在每塊插板上電源線(xiàn)接去藕電容，以防止動(dòng)態(tài)尖鋒電流產(chǎn)生的干擾。 ④系統(tǒng)連線(xiàn)不宜過(guò)長(zhǎng)，整個(gè)裝置應(yīng)有良好的接地系統(tǒng)，地線(xiàn)要粗、短。 下一頁(yè) 上一頁(yè) 返回 基本邏輯門(mén)電路 2. M0S門(mén)電路的使用 （ 1）多余輸入端的處理 ① MOS電路的多余輸入端絕對(duì) 不允許 處于懸空狀態(tài)，否則會(huì)因受干擾而破壞邏輯狀態(tài)。 ② MOS與非門(mén)、或非門(mén)多余輸入端的處理方法與 TTL與非門(mén)、或非門(mén)多余輸入端的處理方法相同 下一頁(yè) 上一頁(yè) 返回 基本邏輯門(mén)電路 （ 2） MOS電路使用注意事項(xiàng) ① 要防止靜電損壞。 ② 操作人員應(yīng)盡量避免穿著易產(chǎn)生靜電荷的化纖物，以免產(chǎn)生靜電感應(yīng)。 ③ 焊接 MOS電路時(shí)，一般電烙鐵容量應(yīng)不大于 20W，烙鐵要有良好的接地線(xiàn)，焊接時(shí)利用斷電后余熱快速焊接，禁止通電情況下焊接。 上一頁(yè) 返回 基本邏輯門(mén)電路 下一頁(yè) 組合邏輯電路 邏輯代數(shù) 下一頁(yè) 返回 上一頁(yè) 證明 反演 律 BAAB ??BABAA ???證明 吸收 律 證 ： BAA?BABBA ??? )( BABAAB ??? BABAABAB ????)()( AABBBA ???? BA?? 組合邏輯電路 上一頁(yè) 返回 下一頁(yè) 2．邏輯代數(shù)的代入規(guī)則 在任何一個(gè)邏輯等式中，將等式兩邊相同的部分用一個(gè)新的變量代替，等式仍然成立。這個(gè)規(guī)則就稱(chēng)為代入規(guī)則。 下一頁(yè) 上一頁(yè) 返回 例如，已知 BABA ???， 利用代入規(guī)則將等式中的 B用新變量 BC代替，則等式將變成 ???? BCABCA CBACBA ????? 組合邏輯電路 組合邏輯電路 3．邏輯函數(shù)的化簡(jiǎn) 一個(gè)邏輯函數(shù)可以有許多種不同的表達(dá)式 ? 例 : F＝ AB＋ C 與或表達(dá)式 ? ＝ (A＋ C)( ＋ B) 或與表達(dá)式 ? ＝ 與非與非表達(dá)式 ? 對(duì)于邏輯代數(shù)中的基本運(yùn)算，都可用相應(yīng)的門(mén)電路實(shí)現(xiàn)，因此一個(gè)邏輯函數(shù)式，一定可以用若干門(mén)電路的組合來(lái)實(shí)現(xiàn)。 邏輯電路，按其列出的邏輯函數(shù)表達(dá)式越簡(jiǎn)單，也越有利于簡(jiǎn)化對(duì)電路邏輯功能的分析，所以必須對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)。 ACAAB ?上一頁(yè) 返回 下一頁(yè) 組合邏輯電路 例 化簡(jiǎn) 解 : ＝ =A BABAF ????BABAF ????)( BBA ?上一頁(yè) 返回 下一頁(yè) 組合邏輯電路 例 化簡(jiǎn) CBCABAF ??????解： CBCABAF ??????CBAACABA ??????? )(CBACBACABA ????????)1()1( BCACBA ??????CABA ??= = = = 上一頁(yè) 返回 下一頁(yè) 組合邏輯電路