20xx計(jì)算機(jī)組成原理課后習(xí)題答案(編輯修改稿)
2025-07-06 21:21 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 x+y 1 1. 1 1 0 1 0 1 + 0 0. 0 1 0 1 1 00 0. 0 0 1 0 1 1 規(guī)格化處理: 階碼 11010 x+y= *26xy 1 1 0 1 0 1 + 1 0 1 0 1 01 1 1 1 1 1 規(guī)格化處理: 階碼 11100 xy=*2410．(1) Ex = 0011, Mx = Ey = 0100, My = Ez = Ex+Ey = 0111Mx*My 0. 1 1 0 1* 0 0 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 00 1 1 0 10 0 0 0 0 0 0 1 1 1 0 1 0 1 規(guī)格化： 26*(2) Ex = 1110, Mx = Ey = 0011, My = Ez = ExEy = 1110+1101 = 1011[Mx]補(bǔ) = [My]補(bǔ) = , [My]補(bǔ) = 0 0 0 1 1 0 1 0+[My] 1 1 0 0 0 1 0 01 1 0 1 1 1 1 0 0 1 0 1 1 1 1 0 0+[My] 0 0 1 1 1 1 0 01 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0+[My] 0 0 1 1 1 1 0 00 0 1 0 1 1 0 0 0 1 0 1 1 0 0 0+[My] 1 1 0 0 0 1 0 0 0 0 0 1 1 1 0 0 0 0 1 1 1 0 0 0+[My] 1 1 0 0 0 1 0 01 1 1 1 1 1 0 0 1 1 1 1 1 0 0 0+[My] 0 0 1 1 1 1 0 00 0 1 1 0 1 0 0 0 1 1 0 1 0 0 0+[My] 1 1 0 00 1 0 00 0 1 0 1 10 0 商 = *26, 余數(shù)=*2611．4位加法器如上圖， (1)串行進(jìn)位方式C1 = G1+P1C0 其中：G1 = A1B1 P1 = A1⊕B1（A1＋B1也對(duì)）C2 = G2+P2C1 G2 = A2B2 P2 = A2⊕B2C3 = G3+P3C2 G3 = A3B3 P3 = A3⊕B3C4 = G4+P4C3 G4 = A4B4 P4 = A4⊕B4(2)并行進(jìn)位方式 C1 = G1+P1C0 C2 = G2+P2G1+P2P1C0 C3 = G3+P3G2+P3P2G1+P3P2P1C0 C4 = G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C012．(1)組成最低四位的74181進(jìn)位輸出為： C4 = Cn+4 = G+PCn = G+PC0， C0為向第0位進(jìn)位其中，G = y3+y2x3+y1x2x3+y0x1x2x3，P = x0x1x2x3，所以 C5 = y4+x4C4 C6 = y5+x5C5 = y5+x5y4+x5x4C4(2)設(shè)標(biāo)準(zhǔn)門(mén)延遲時(shí)間為T(mén)，“與或非”，則進(jìn)位信號(hào)C0，由最低位傳送至C6需經(jīng)一個(gè)反相器、兩級(jí)“與或非”門(mén)，故產(chǎn)生C0的最長(zhǎng)延遲時(shí)間為 T+2* = 4T(3)最長(zhǎng)求和時(shí)間應(yīng)從施加操作數(shù)到ALU算起：第一片74181有3級(jí)“與或非”門(mén)（產(chǎn)生控制參數(shù)x0, y0, Cn+4），第二、三片74181共2級(jí)反相器和2級(jí)“與或非”門(mén)（進(jìn)位鏈），第四片74181求和邏輯（1級(jí)與或非門(mén)和1級(jí)半加器，設(shè)其延遲時(shí)間為3T），故總的加法時(shí)間為： t0 = 3*+2T+2*++3T = 14T13．串行狀態(tài)下： C1 = G1+P1CO C2 = G2+P2C1 C3 = G3+P3C2 C4 = G4+P4C3 并行狀態(tài)下： C1 = G1+P1C0 C2 = G2+P2C1 = G2+P2G1+P2P1C0 C3 = G3+P3C2 = G3+P3G2+P3P2G1+P3P2P1C0 C4 = G4+P4C3 = G4+P4P3C2+P4P3P2C1+P4P3P2P1C014．設(shè)余三碼編碼的兩個(gè)運(yùn)算數(shù)為Xi和Yi，第一次用二進(jìn)制加法求和運(yùn)算的和數(shù)為Si’，進(jìn)位為Ci+1’，校正后所得的余三碼和數(shù)為Si，進(jìn)位為Ci+1，則有： Xi = Xi3Xi2Xi1Xi0 Yi = Yi3Yi2Yi1Yi0 Si’ = Si3’Si2’Si1’Si0’當(dāng)Ci+1’ = 1時(shí)，Si = Si’+0011 并產(chǎn)生Ci+1當(dāng)Ci+1’ = 0時(shí)，Si = Si’+1101 根據(jù)以上分析，可畫(huà)出余三碼編碼的十進(jìn)制加法器單元電路如圖所示。15．第三章1. (1) (2) (3)1位地址作芯片選擇2. (1) (2) 每個(gè)模塊要16個(gè)DRAM芯片 (3)64*16 = 1024塊由高位地址選模塊3. (1)根據(jù)題意，存儲(chǔ)總?cè)萘繛?4KB，故地址總線需16位。現(xiàn)使用16K*8位DRAM芯片，共需16片。芯片本身地址線占14位，所以采用位并聯(lián)與地址串聯(lián)相結(jié)合的方法來(lái)組成整個(gè)存儲(chǔ)器，其組成邏輯圖如圖所示，其中使用一片2：4譯碼器。(2)根據(jù)已知條件，CPU在1us內(nèi)至少訪存一次，而整個(gè)存儲(chǔ)器的平均讀/，如果采用集中刷新，有64us的死時(shí)間，肯定不行如果采用分散刷新，則每1us只能訪存一次，也不行所以采用異步式刷新方式。假定16K*1位的DRAM芯片用128*128矩陣存儲(chǔ)元構(gòu)成，刷新時(shí)只對(duì)128行進(jìn)行異步方式刷新，則刷新間隔為2ms/128 = ，可取刷新信號(hào)周期15us。刷新一遍所用時(shí)間＝15us128＝2：4譯碼器A14A15CS3CS2CS0CS1D0~D7A13~A04. (1) (2) (3)如果選擇一個(gè)行地址進(jìn)行刷新，刷新地址為A0A8，因此這一行上的2048個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新，即在8ms內(nèi)進(jìn)行512個(gè)周期。刷新方式可采用：在8ms中進(jìn)行512次刷新操作的集中刷新方式，或按8ms/512 = 。5. 所設(shè)計(jì)的存儲(chǔ)器單元數(shù)為1M，字長(zhǎng)為32，故地址長(zhǎng)度為20位（A19~A0），所用芯片存儲(chǔ)單元數(shù)為256K，字長(zhǎng)為16位，故占用的地址長(zhǎng)度為18位（A17~A0）。由此可用位并聯(lián)方式與地址串聯(lián)方式相結(jié)合的方法組成組成整個(gè)存儲(chǔ)器，共8片RAM芯片，并使用一片2：4譯碼器。其存儲(chǔ)器結(jié)構(gòu)如圖所示。 6.（1）系統(tǒng)16位數(shù)據(jù)，所以數(shù)據(jù)寄存器16位（2）系統(tǒng)地址128K＝217，所以地址寄存器17位（3） 共需要8片（4） 組成框圖如下CPU地址寄存器數(shù)據(jù)寄存器32K*83
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1