【文章內(nèi)容簡介】 的物理位置無關(guān)，這種存儲(chǔ)器稱為隨機(jī)存儲(chǔ)器。4．內(nèi)存是計(jì)算機(jī)主機(jī)的一個(gè)組成部分，它用來存放正在使用的或經(jīng)常使用的程序和數(shù)據(jù)。5．在斷電后信息即消失的存儲(chǔ)器稱為非永久記憶（或易失性）的存儲(chǔ)器。半導(dǎo)體讀寫存儲(chǔ)器RAM屬于非永久性存儲(chǔ)器。6．由高速緩沖存儲(chǔ)器、主存和外存組成一個(gè)完整的存儲(chǔ)系統(tǒng)是一種常見的三級(jí)存儲(chǔ)系統(tǒng)結(jié)構(gòu)?！?．外存（或輔存）中的信息不能被CPU直接訪問。8．外存用于存儲(chǔ)備用的、不經(jīng)常使用且斷電后能長期保存的信息。9．MOS型半導(dǎo)體隨機(jī)存儲(chǔ)器可分為靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器兩種，后者在使用過程中每2ms內(nèi)要刷新一次。10．只讀存儲(chǔ)器ROM的特點(diǎn)是通過一定方式將信息寫入以后，信息就固定在ROM中，即使電源切斷之后，信息也不會(huì)丟失。 11．只讀存儲(chǔ)器主要用來存放一些不需要修改的信息，如微程序、子程序、某些系統(tǒng)軟件、用戶軟件和數(shù)據(jù)表格等。12．按照制造工藝的不同，可將ROM分為三類：掩膜式只讀存儲(chǔ)器MROM、可編程只讀存儲(chǔ)器PROM、可擦除可編程只讀存儲(chǔ)器EPROM。13．MROM中的內(nèi)容由芯片制造廠家在芯片生產(chǎn)過程中按要求做好。14．PROM中的內(nèi)容一旦寫入，就無法改變了，屬于一次可編程存儲(chǔ)器。，主存中的信息掉電后不能保存，輔存中的信息掉電后不會(huì)丟失。16．雙極型半導(dǎo)體工作速度比MOS型半導(dǎo)體快 ，因此Cache就是由雙極型半導(dǎo)體構(gòu)成。17．計(jì)算機(jī)內(nèi)存儲(chǔ)器可以采用RAM和ROM(即內(nèi)存和ROMBIOS。注意內(nèi)存儲(chǔ)器不是指內(nèi)存)。18．常用的刷新控制方式有：集中刷新控制方式、分散刷新控制方式和異步刷新控制方式三種。19．一個(gè)16K32位的存儲(chǔ)器,地址線和數(shù)據(jù)線的總和是46 。20．一個(gè)512KB的存儲(chǔ)器,地址線和數(shù)據(jù)線的總和是27?！?1．一個(gè)16K16位的存儲(chǔ)器,地址線和數(shù)據(jù)線的總和是30 。22．某計(jì)算機(jī)字長是16位它的存儲(chǔ)容量是64KB,按字編址,該機(jī)的尋址范圍是32K 。23．某計(jì)算機(jī)字長是64位它的存儲(chǔ)容量是1MB,按字編址, 該機(jī)的尋址范圍是128K 。24．某計(jì)算機(jī)字長是32位它的存儲(chǔ)容量是64KB,按字編址, 該機(jī)的尋址范圍是 16K 。25．某一RAM芯片其容量為5128位,除電源和接地端外該芯片引線的最少數(shù)目是 18（或19讀寫分開）?！?6．某RAM存儲(chǔ)器容量為32K16位則地址線為15根,數(shù)據(jù)線為16根。27．某RAM存儲(chǔ)器容量為128K16位則地址線為17根,數(shù)據(jù)線為16根。28. 存儲(chǔ)器與其他部件之間主要通過數(shù)據(jù)線，地址線和讀、寫控制線進(jìn)行連接。29．內(nèi)存容量為256KB時(shí)，若首地址為00000H，那么末地址為3FFFFH。30．16位機(jī)中，若存儲(chǔ)器的容量為1MB，則訪存時(shí)所需地址線應(yīng)有 20根。31．存儲(chǔ)器芯片并聯(lián)的目的是為了增加存儲(chǔ)器的字長。32．存儲(chǔ)器串聯(lián)的目的是為了增加存儲(chǔ)器的單元數(shù)。33．存儲(chǔ)器串聯(lián)時(shí)，需要將地址碼分成兩個(gè)部分，一部分送芯片地址線，一部分經(jīng)譯碼后送存儲(chǔ)芯片的片選位。34．要組成容量為4M8位的存儲(chǔ)器，需要8 片4M1位的芯片，或需4片1M8位的存儲(chǔ)芯片。35．構(gòu)成32MB的存儲(chǔ)器，需要1M1位的芯片256片36．Cache是指介于CPU與主存間速度快容量較小的高速緩沖存儲(chǔ)器。37．在圖428多級(jí)存儲(chǔ)系統(tǒng)中，上一層次的存儲(chǔ)器比下一層次存儲(chǔ)器速度快、容量小， 每一字節(jié)存儲(chǔ)容量的成本高。38．Cache介于主存與CPU之間，其速度比主存快，容量比主存小。39．引入cache的目的是彌補(bǔ)CPU與主存間存在的速度差。40．將輔存當(dāng)作主存用，擴(kuò)大程序可訪問的存儲(chǔ)空間，這樣的結(jié)構(gòu)稱為虛擬存儲(chǔ)器。41．虛擬存儲(chǔ)器的建立主要用來解決主存容量不足問題。42．選擇替換算法的主要依據(jù)是命中率高和容易實(shí)現(xiàn)。43．常用的替換算法有LRU（最近最少使用法），F(xiàn)IFO（先入先出法）和OPT（最佳置換法）三種。三、計(jì)算題1．某主存容量為1MB，用256K1位/每片RAM組成，應(yīng)使用多少片？采用什么擴(kuò)展方式？應(yīng)分成幾組？每組幾片？解：總片數(shù)1MB/（256K1）=12208/（2562101）=48=32片采用混聯(lián)（并+串聯(lián)）擴(kuò)展方式；應(yīng)分成4組；每組8片。 2．某主存容量為256KB，用256K1位/每片RAM組成，應(yīng)使用多少片？采用什么擴(kuò)展方式？應(yīng)分成幾組？每組幾片？解：總片數(shù)256KB/（256K1）=2562108/（2562101）=18=8片采用并聯(lián)擴(kuò)展方式；應(yīng)分成1組；每組8片。 習(xí)題5參考答案一、 選擇題1．通常指令編碼的第一個(gè)字段是__C__ 2．堆棧常用于_D_ 4．設(shè)寄存器R=1000，地址1000處的值為2000，2000處為3000，PC的值為4000，用相對(duì)尋址方式，2000（PC）的操作數(shù)是__B__A．4000 B．3000 C．5000 D．70005．直接轉(zhuǎn)移指令的功能是將指令中的地址代碼送入__A__A．PC B．累加器C．存儲(chǔ)器 D．地址寄存器6．以下的　D 不能支持?jǐn)?shù)值處理。 　　 　 　 二、 填空題1．計(jì)算機(jī)硬件能夠識(shí)別并直接執(zhí)行的指令稱為 機(jī)器指令。 2．指令系統(tǒng)是計(jì)算機(jī)硬件所能識(shí)別的系統(tǒng)，它是計(jì)算機(jī)軟、硬件之間的接口。 。4．匯編程序的功能是將匯編源程序轉(zhuǎn)換成目標(biāo)代碼 。5．高級(jí)語言編譯后生成的目標(biāo)代碼與匯編生成的代碼比較，前者代碼長，執(zhí)行速度慢 6. 指令系統(tǒng)的完備性是指用指令系統(tǒng)中的指令編制各種程序時(shí)，指令系統(tǒng)直接提供的指令足夠使用，而不必用軟件實(shí)現(xiàn)。 7．單地址指令中為了完成兩個(gè)數(shù)的算術(shù)操作，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常需采用隱含尋址方式給出?！　　　?．零地址運(yùn)算指令在指令格式中不給出操作數(shù)地址，因此它的操作數(shù)來自堆棧（或隱含給出）。 　9. 在一地址指令格式中，可能有一個(gè)操作數(shù)，也可能有兩個(gè)操作數(shù)　10．指令系統(tǒng)中采用不同尋址方式的目的主要是縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性。11．用于對(duì)某個(gè)寄存器中操作數(shù)的尋址方式稱為寄存器直接尋址。12．寄存器間接尋址方式中，操作數(shù)處在主存單元中。，操作數(shù)的有效地址等于變址寄存器內(nèi)容加上形式地址。14．指令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式，可以實(shí)現(xiàn)程序的條件轉(zhuǎn)移或無條件轉(zhuǎn)移。15．每條指令由兩部分組成，即_操作碼_，_操作數(shù)_。16．零地址指令是不帶_地址碼_的機(jī)器指令，其操作數(shù)是由__堆棧（或隱含方式）提供的。17．指令中的地址碼即是操作數(shù)的實(shí)際地址，這種尋址方式稱作_直接尋址_。若指令中的地址碼即是實(shí)際的操作數(shù)，這種尋址方式稱作_立即尋址_。18．在存儲(chǔ)器堆棧中，需要一個(gè) 堆棧指針SP ，用它來指明 棧頂 的變化。19．在下表括號(hào)中正確填入每個(gè)地址位數(shù)，以及相應(yīng)的可尋址空間。指令地址碼機(jī)器字（位）操作碼（位）每個(gè)地址位（位）可尋址空間（字節(jié)）三地址164（ 4 ）（ 16 ）單地址164（ 12 ）（ 4096 ）20．在下列尋址方式中為了取出操作數(shù)，需訪問內(nèi)存幾次?！　　. 立即尋址__0_次　　　　 B. 直接尋址_1_次　　　C. 一級(jí)間接尋址_2_次　　　D. 二級(jí)間接尋址__3_次21．RISC是精簡指令系統(tǒng)計(jì)算機(jī)的簡稱。22．CISC是復(fù)雜指令系統(tǒng)計(jì)算機(jī)的簡稱。習(xí)題6參考答案一、 選擇題1．目前的CPU包括 A 和cache。 A. 控制器、運(yùn)算器 B. 控制器、邏輯運(yùn)算器 C. 控制器、算術(shù)運(yùn)算器 D. 運(yùn)算器、算術(shù)運(yùn)算器2．若A機(jī)的CPU主頻為8MHZ，則A機(jī)的CPU主振周期是_C_A． B． C． D．3．同步控制是_C_。A．只適用于CPU的控制的方式 B．只適用于外部設(shè)備的控制的方式C．由統(tǒng)一的時(shí)序信號(hào)控制的方式 D．所有指令執(zhí)行的時(shí)間都相同的方式4．異步控制常作為_D_的主要控制方式。A．微型機(jī)的CPU控制中 B．微程序控制器C．組合邏輯控制的CPU D．單總線結(jié)構(gòu)計(jì)算機(jī)中訪問主存與外圍設(shè)備時(shí)5．為協(xié)調(diào)計(jì)算機(jī)系統(tǒng)各部分工作，需有一種器件提供統(tǒng)一的時(shí)鐘標(biāo)準(zhǔn)，這個(gè)器件是_B_。 6．在CPU中存放當(dāng)前正在執(zhí)行指令的的寄存器是_C_。 7．計(jì)算機(jī)主頻周期是指_B_ 8．CPU內(nèi)通用寄存器的位數(shù)取決于 A A．機(jī)器字長 B．存儲(chǔ)器容量 C．指令字長 D．速度9．一條轉(zhuǎn)移指令的操作過程包括取指令、指令譯碼和_D_三部分。 A. 地址 B. 操作碼C. 機(jī)器周期 D. 計(jì)算地址10．任何指令周期的第一步必定是_B_周期。 11．微程序入口地址是_B_根據(jù)指令的操作碼產(chǎn)生的。 A. 計(jì)數(shù)器 B. 譯碼器C. 計(jì)時(shí)器 D. 判斷邏輯矩陣12．下列關(guān)于微處理器的描述中 ，正確的是_B_。 13．微程序放在_B_中。A．RAM B．控制存儲(chǔ)器 C．指令寄存器 D．內(nèi)存儲(chǔ)器14．微指令格式分為水平型和垂直型，水平型微指令的位數(shù)_C_，用它編寫的微程序C_。A．較多，較長 B．較少，較短C．較長，較短 D．較短，較少二、填空1．中央處理器是指運(yùn)算器和控制器。2．在CPU中跟蹤指令后繼地址的寄存器是程序計(jì)數(shù)器PC (或指令指針I(yè)P)。3．PC屬于控制器。4．CPU 中通用寄存器的位數(shù)取決于機(jī)器字長。5．CPU主要包括控制器、運(yùn)算器、cache 。6．指令周期是指取出并執(zhí)行一條指令所需的時(shí)間。 7．任何一條指令的指令周期的第一步必定是取指周期。 8．CPU取出一條指令并將其執(zhí)行完畢所需的時(shí)間是指令周期。 9．指令周期一般由取指、取操作數(shù)（包括取源操作數(shù)和取目的操作數(shù)）和執(zhí)行三個(gè)部分組成。 10．有些機(jī)器將機(jī)器周期定為存儲(chǔ)周期的原因是存儲(chǔ)操作操作時(shí)間最長 。11．同步控制是由統(tǒng)一時(shí)序信號(hào)控制的方式。12．異步控制常用于兩個(gè)速度差異較大的設(shè)備之間通信時(shí)采用的主要控制方式（或在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問主存與外圍設(shè)備時(shí)）作為其主要控制方式。 13．指令異步控制方