計算機組成原理試卷及答案(編輯修改稿)
2024-07-21 05:52 本頁面
【文章內(nèi)容簡介】 M芯片（8K8位）形成一個16K16位的ROM區(qū)域，起始地址為（2000）16 。假設(shè)SRAM芯片有CS和WE控制端，CPU地址總線A15——A0 ，數(shù)據(jù)總線為D15——D0 ，控制信號為R / W（讀 / 寫），MREQ（當(dāng)存儲器讀或?qū)憰r，該信號指示地址總線上的地址是有效的）。要求：（1）滿足已知條件的存儲器，畫出地址譯碼方案。（2）畫出ROM與RAM同CPU連接圖。某計算機的數(shù)據(jù)通路如圖2所示，其中M—主存， MBR—主存數(shù)據(jù)寄存器， MAR—主存地址寄存器， R0R3—通用寄存器， IR—指令寄存器， PC—程序計數(shù)器（具有自增能力）， C、D暫存器， ALU—算術(shù)邏輯單元（此處做加法器看待）， 移位器—左移、右移、直通傳送。所有雙向箭頭表示信息可以雙向傳送。請按數(shù)據(jù)通路圖畫出“ADD（R1），（R2）+”指令的指令周期流程圖。該指令的含義是兩個數(shù)進行求和操作。其中源操作地址在寄存器R1中，目的操作數(shù)尋址方式為自增型寄存器間接尋址（先取地址后加1）。已知某種RAM芯片規(guī)格為4K*4，請用此芯片構(gòu)成一個8K*8的存儲器。畫出存儲器與CPU的連線，門電路自選。如果此存儲器的首地址為1000H，那么此存儲器最后一個存儲單元的地址為多少？某計算機有如下部件：ALU，移位器，主存M，主存數(shù)據(jù)寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0——R3 ，暫存器C和D。（1） 請將各邏輯部件組成一個數(shù)據(jù)通路，并標(biāo)明數(shù)據(jù)流向。（2） 畫出“ADD R1，（R2）”指令的指令周期流程圖，指令功能是 （R1）+（（R2））→R1。 移位器 IR PC C D R0 R1 R2 R3 MDR M MAR運算器結(jié)構(gòu)如下圖所示，R1 ，R2，R3 是三個寄存器，A和B是兩個三選一的多路開關(guān)，通路的選擇由AS0 ,AS1 和BS0 ，BS1端控制，例如BS0BS1 = 11時，選擇R3 ，BS0BS1 = 01時，選擇R1……，ALU是算術(shù) / 邏輯單元。S1S2為它的兩個操作控制端。其功能如下： S1S2 = 00時，ALU輸出 = A S1S2 = 01時，ALU輸出 = A + B S1S2 = 10時，ALU輸出 = A – B S1S2 = 11時，ALU輸出 = A⊕B 請設(shè)計控制運算器通路的水平微指令格式。練習(xí)題參考答案：一、選擇二、填空三、計算解：[X]補 ＝1．0110，（1分） [Y]補= 0．1111，將數(shù)據(jù) X=(1)．0110 Y=(0)．1111，送入并行補碼乘法電路(1) ．0110 (0) ．1111 (1) 0110 (1) 0 110 (1) 0 1 10 (1) 0 1 1 0 + (0) (0) (0) (0) (0) (1)． 0 1 1 0 1010 [X*Y] 補 = 1．01101010 X*Y = 0．10010110 解：因為 X+Y+1≤2Y ，X=4 所以 Y＝3 111 110 101 100 011 010 001 000 B4 B3 B2 P3 B1 P2 P1 P3= B4 ⊕ B3 ⊕ B2 = 1⊕1⊕1 = 1 P2= B4 ⊕ B3 ⊕ B1
公司管理相關(guān)推薦
鄂ICP備17016276號-1