【文章內(nèi)容簡介】 6*2*2 64*2 81020?個(gè)芯片 35 (1) 畫出該存儲(chǔ)器的組成邏輯框圖。 由 16K 8位的芯片構(gòu)成 64K 32位的存儲(chǔ)器，共需 16片基本芯片，其中每 4片構(gòu)成一個(gè)存儲(chǔ)組，存儲(chǔ)器共由 4個(gè)存儲(chǔ)組構(gòu)成； 因此， 4個(gè)存儲(chǔ)組的片選信號(hào)應(yīng)由最高兩位地址 A14和 A15產(chǎn)生； 該存儲(chǔ)器的組成邏輯框圖如下： 用 16K 8位的 DRAM芯片構(gòu)成 64K 32位存儲(chǔ)器，問： 2:4 譯碼器 A14 A15 CS3 CS2 CS0 CS1 A13~A0 D0~D7 /WE 36 (2) 設(shè)存儲(chǔ)器讀 /寫周期為 ， CPU在 1us內(nèi)至少要訪問一次。 試問：采用哪種刷新方式比較合理？ 兩次刷新的最大時(shí)間間隔是多少？ 對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間是多少？ ? 由于 16K 8位的 DRAM芯片內(nèi)部用 128 (128 8)的矩陣構(gòu)成 若采用集中刷新，則有 128行 =64us的死時(shí)間，不合適； 若采用分散刷新，則每訪存一次需要 1us，也不合適； 所以 采用異步式刷新方式 。 ? 刷新時(shí)，由于每次刷新存儲(chǔ)矩陣的 1行 因此，刷新間隔為： 2ms/128 = =， ? 如果 取 ，則刷新一遍實(shí)際所用時(shí)間為： 128＝ = 刷新是存儲(chǔ)芯片內(nèi)部的操作，因此各芯片的刷新是同步進(jìn)行的，不需要考慮 64K 32位存儲(chǔ)器 37 (1) 總共需要多少 DRAM芯片？ (2) 設(shè)計(jì)此存儲(chǔ)體組成框圖。 片328*128 32*1024 ?KKCPU3: 8譯 碼器Y1Y2Y3Y4Y5Y6Y7Y8D0D31A0A16A17A19 有一個(gè) 1024K 32位的存儲(chǔ)器，由 128K 8位的 DRAM芯片構(gòu)成 38 ? 刷新信號(hào)周期：存儲(chǔ)芯片刷新一行的時(shí)間間隔； ? 128K 8的 DRAM芯片，行地址為 9位，因此，共 29=512行； ? 異步刷新方式：在一個(gè)刷新周期分散地刷新所有行； 則刷新信號(hào)周期 =8ms/512= (3) 采用異步刷新方式，如單元刷新間隔不超過 8ms，則刷新信號(hào)周期是多少？ 8ms 512行 39 要求用 256K 16位 SRAM芯片設(shè)計(jì) 1024K 32位的存儲(chǔ)器。 SRAM芯片有兩個(gè)控制端：當(dāng) /CS有效時(shí)，該片選中。當(dāng) W/R=1時(shí)執(zhí)行讀操作，當(dāng) W/R=0時(shí)執(zhí)行寫操作。 存儲(chǔ)器容量擴(kuò)展所需總的芯片數(shù)為 ： (1024K/256K) (32/16)=8片 CPUY0Y1Y2Y 3256k*16RW /RW /256k*16A19A18 30~ CSCS0CS0CS1CS1CS2CS2CS3CS3CSD31D16( 高1 6 位)D15D0( 低1 6 位)A17A16RW /40 用 32K 8位的 EPROM芯片組成 128K 16位的只讀存儲(chǔ)器，試問： （ 1）數(shù)據(jù)寄存器多少位？ 因?yàn)橄到y(tǒng)數(shù)據(jù)總線為 16位，所以數(shù)據(jù)寄存器 16位 （ 2）地址寄存器多少位？ 因?yàn)榇鎯?chǔ)器容量為 128K，需系統(tǒng)地址總線 17位， 所以地址寄存器 17位 （ 3）共需多少個(gè) EPROM芯片？ 所需芯片總數(shù)： (128K/32K) (16/8)=8片 41 CPU 地址 寄存器 數(shù)據(jù) 寄存器 32K *8 32K *8 32K *8 32K *8 32K *8 32K *8 32K *8 32K *8 CS3 CS2 CS1 CS0 2:4 譯碼器 CS0 ~ CS3 A16 A15 （ 4）系統(tǒng)邏輯圖如下： 42 (1)畫出地址譯碼方案。 存儲(chǔ)空間的分配如右圖： 需要 2片 8K 8的 RAM芯片進(jìn)行 位擴(kuò)展 ，形成存儲(chǔ)組； 再需要 5組存儲(chǔ)組進(jìn)行字?jǐn)U展 構(gòu)成40K 16的 RAM區(qū) 組內(nèi)地址線為 A12~A0 用于產(chǎn)生片選信號(hào)的地址線為 A15~A13 可用 74LS138譯碼器 ROM 0000H RAM1 RAM2 RAM3 RAM4 RAM5 6000H 8000H A000H C000H E000H 4000H 某機(jī)器中，已知配有一個(gè)地址空間為 0000H~3FFFH的 ROM區(qū)域。 現(xiàn)在再用一個(gè) RAM芯片（ 8K 8）形成 40K 16位的 RAM區(qū)域，起始地址為 6000H。 假設(shè) RAM芯片有 /CS和 /WE信號(hào)控制端。 CPU的地址總線為 A15~A0，數(shù)據(jù)總線為 D15~D0，控制信號(hào)為 R/W、/MREQ，要求： 43 （ 2）將 ROM與 RAM同 CPU連接。 CPUROMRAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*83 : 8 譯碼器A13A15D0D15A0A12A13 44 設(shè)存儲(chǔ)器容量為 64M，字長為 64位，模塊數(shù) m=8，分別用順序和交叉方式進(jìn)行組織。存儲(chǔ)周期 T=100ns，數(shù)據(jù)總線寬度為 64位，總線傳送周期 τ=50ns。求：順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少？ ? 順序存儲(chǔ)器和交叉存儲(chǔ)器 連續(xù)讀出 m=8個(gè)字 的數(shù)據(jù)信息量為： q=8 64=512位 ? 順序存儲(chǔ)器所需要的時(shí)間為： t1=m T=8 100ns=800ns=8 107s ? 故 順序存儲(chǔ)器的帶寬 為： W1=q/t1=512/(8 107)=64 107[bit/s] ? 交叉存儲(chǔ)器所需要的時(shí)間為： t2= T+ (m1) τ=100ns + (81) 50ns= 450ns = 107s ? 故 交叉存儲(chǔ)器的帶寬 為： W1=q/t1=512/( 107)= 107[bit/s] 45 ?命中率： h=Nc/(Nc+Nm)=2420/(2420+80)= ?主存與 Cache的速度倍率： r=tm/tc=240ns/40ns=6 ?訪問效率： e=1/(r+(1r)h)=1/(6+(16) )=% ?平均訪問時(shí)間： ta=tc/e=40ns/= CPU執(zhí)行一段程序時(shí)， cache完成存取的次數(shù)為 2420次，主存完成存取的次數(shù)為 80次， 已知 cache存儲(chǔ)周期為 40ns，主存存儲(chǔ)周期為 240ns，求 cache/主存系統(tǒng)的效率和平均訪問時(shí)間。 46 由 ta = htc+(1h)tm，可得 %2022020220???????mcmatttth 已知 cache存儲(chǔ)周期 40ns，主存存儲(chǔ)周期 200ns，cache/主存系統(tǒng)平均訪問時(shí)間為 50ns，求 cache的命中率是多少？ 47 一個(gè)組相聯(lián) Cache由 64個(gè)行組成，每組 4行。主存儲(chǔ)器包含 4K個(gè)塊，每塊 128字。請(qǐng)表示內(nèi)存地址的格式。 主存標(biāo)記 組號(hào) 塊內(nèi)地址 8位 4位 7位 48 有一個(gè)處理機(jī)，主存容量 1MB，字長 1B，塊大小 16B， Cache容量 64KB，若 Cache采用直接映射方式，請(qǐng)給出 2個(gè)不同標(biāo)記的內(nèi)存地址，它們映射到同一個(gè) Cache行。 0000 1001 1110 0000 0001 1001 1110 0000 主存標(biāo)記 Cache號(hào) 塊內(nèi)地址 4位 8位 4位 49 假設(shè)主存容量 16M 32位， Cache容量 64K 32位，主存與 Cache之間以每塊 4 32位大小傳送數(shù)據(jù)，請(qǐng)確定直接映射方式的有關(guān)參數(shù)，并畫出主存地址格式。 主存標(biāo)記 Cache號(hào) 塊內(nèi)地址 8位 14位 2位 50 第四章 指令系統(tǒng) 51 答： 不 合理。 一般， 存儲(chǔ)字長 和 指令字長 最好均是字節(jié)的整數(shù)倍，以便于從內(nèi)存單元中存取和有效地利用存儲(chǔ)空間。 因此，將指令字長設(shè)計(jì)為 16位比較合適。 41 ASCII碼是 7位，如果設(shè)計(jì)主存單元字長為 32位，指令字長為 12位，是否合理？為什么？ 52 (1) 若操作碼字段固定為 8位，則最多可設(shè)計(jì)出多少條單操作數(shù)指令？ 答： 單操作數(shù)指令條數(shù)： 28mn條 (2) 若 操作碼字段長度可變，則最多可設(shè)計(jì)出多少條單操作數(shù)指令？ 答：設(shè) 單操作數(shù)指令條數(shù)為 k條， 則 [ (28m) 26 –k] 26 ≥ n， 即 k ≤(28m) 26 –n/ 26 42. 假設(shè)某計(jì)算機(jī)指令長度為 20位，具有雙操作數(shù)，單操作，無操作數(shù)三類指令形式，每個(gè)操作數(shù)地址規(guī)定用六位表示。若現(xiàn)已設(shè)計(jì)出 m條雙操作數(shù)指令， n條無操作數(shù)指令，問： 8位 OPD OPR1 OPR2 53 43 指令格式結(jié)構(gòu)如下所示，試分析指令格式與尋址方式特點(diǎn)。 ① 單字長雙操作數(shù)指令。 ② 屬于 RR型指令。 ③ 操作碼 6位，可以指定 64種操作。 OP —— 目標(biāo)寄存器 源寄存器 15 10 9 8 7 4 3 0 54 44 指令格式結(jié)構(gòu)如下所示，試分析指令格式與尋址方式特點(diǎn)。 ① 雙字長指令。 ② 操作碼 OP占 6位，可以指定 64種操作。 ③ 屬于 RS型指令。 OP —— 源寄存器 變址寄存器 15 10 9 8 7 4 3 0 偏移量（ 16位） 55 46 一種單地址指令格式如下所示， R變址寄存器， R1基址寄存器， PC程序計(jì)數(shù)器，填寫下列尋址方式 尋址方式 I X 有效地址 E 直接尋址 0 00 E=D 相對(duì)尋址 0 01 E=(PC)+D 變址尋址 0 10 E=(R)+D 基址尋址 0 11 E=(R1)+D 間接尋址 1 00 E=(D) 基址間接尋址 1 11 E=((R1)+D) 操作碼 OP 間接特征 I 尋址模式 X 形式地址 D 56 40條指令 ?指令操作碼 需 6位， 26=