計(jì)算機(jī)科學(xué)與技術(shù)學(xué)習(xí)報(bào)告(編輯修改稿)
2025-06-10 03:24 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 的范圍，在順序存取找到要找的地址。按信息的可保存性，可分為易失性存儲(chǔ)器和非易失性存儲(chǔ)器。RAM等存儲(chǔ)器斷電后存儲(chǔ)的信息會(huì)消失的是易失性存儲(chǔ)器。ROM和磁盤存儲(chǔ)器等這種斷電后存儲(chǔ)的信息不會(huì)消失的叫做非易失性存儲(chǔ)器。按在計(jì)算機(jī)中的作用，可將存儲(chǔ)器分為主存儲(chǔ)器、輔助存儲(chǔ)器和高速緩沖存儲(chǔ)器等。存儲(chǔ)器的主要性能指標(biāo)有存儲(chǔ)容量、存儲(chǔ)周期、存取訪問時(shí)間、可靠性、性能價(jià)格比等；采用該結(jié)構(gòu)的原因是為了解決計(jì)算機(jī)存儲(chǔ)器要求存取速度快、容量大、成本低的矛盾。速度快由高速緩存器來實(shí)現(xiàn)，可由于高速緩存器價(jià)格極高，且容量極小，必須要設(shè)置主存儲(chǔ)器來降低成本、擴(kuò)大容量。主存容量較高速緩沖存儲(chǔ)器是大的多，可其容量對(duì)于使用計(jì)算機(jī)實(shí)現(xiàn)各種功能來說，明顯顯得不足，這還需要輔助存儲(chǔ)器來幫助實(shí)現(xiàn)。通過這三層我們實(shí)現(xiàn)了各種性能要求的平衡。3層分級(jí)結(jié)構(gòu)建立在程序運(yùn)行的局部性原理之上。主要體現(xiàn)在如下幾個(gè)方面：時(shí)間的局部性原理。在一小段時(shí)間內(nèi)，最近訪問過的程序和數(shù)據(jù)很可能被再次訪問?？臻g局部性原理。最近被訪問過的程序和數(shù)據(jù)往往集中在一小片存儲(chǔ)區(qū)域內(nèi)。指令執(zhí)行順序的局部性原理。指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性要大。所存儲(chǔ)的信息也要滿足一下原則：一致性原則。即同一信息會(huì)同時(shí)存放在幾個(gè)級(jí)別的存儲(chǔ)器中，此時(shí)，這一信息在幾個(gè)級(jí)別的存儲(chǔ)器中必須要保持一致。包含性原理。即內(nèi)層存儲(chǔ)器（靠近c(diǎn)pu）中的信息一定要包含在各外層的存儲(chǔ)器中。這是保證程序正常運(yùn)行、實(shí)現(xiàn)信息共享、提供按系統(tǒng)資源利用率所必需的。中央處理器cpu高速緩沖存儲(chǔ)器Cache主存儲(chǔ)器輔助存儲(chǔ)器 高速緩沖存儲(chǔ)器Cache是根據(jù)程序存在局部性，在主存與中央處理器之間設(shè)置一個(gè)高速但容量較小的存儲(chǔ)器。它的工作速度是主存的數(shù)倍，全部功能由硬件實(shí)現(xiàn)，并對(duì)程序員透明。它主要的工作是把正在執(zhí)行的指令地址附近的一些指令或數(shù)據(jù)從主存調(diào)入自己內(nèi)部，以便cpu在一段時(shí)間內(nèi)使用。Cache與主存都被分成了若干個(gè)容量相等的塊，每塊由若干字節(jié)組成，Cache的內(nèi)容是主存部分內(nèi)容的副本，Cache標(biāo)記指明主存的那些塊在Cache中，主存地址的低位部分（塊號(hào)和塊內(nèi)地址）直接作為Cache的地址訪問Cache，并用主存的塊號(hào)訪問Cache標(biāo)記，并將取出的標(biāo)記與主存的標(biāo)記字段比較。相等則訪問Cache有效，即命中；否則，Cache訪問失效，即沒命中，說明需要訪問主存，并將主存中包括該地址的一塊信息裝入Cache。如果Cache已被裝滿，則根據(jù)替代算法，用調(diào)入塊替換Cache中原有的某塊信息。虛擬內(nèi)存用于主存與輔存這一層次。他使計(jì)算機(jī)擁有輔存的容量和接近主存的速度。設(shè)置虛擬內(nèi)存解決了主存的容量問題，還控制了物理內(nèi)存的訪問權(quán)限，分隔了應(yīng)用程序與物理地址，使得操作系統(tǒng)更加的穩(wěn)定。虛擬內(nèi)存的地址并不是輔存的實(shí)際地址，而是輔助的邏輯地址。虛擬存儲(chǔ)器到輔存實(shí)地址的變換。中央處理器cpu輔助硬件Cache主存輔存輔助軟件和硬件為了應(yīng)用存儲(chǔ)程序的概念，CPU被設(shè)計(jì)成可以識(shí)別各種指令（二進(jìn)制編碼形式）。計(jì)算機(jī)主要分為精簡(jiǎn)指令及計(jì)算機(jī)和復(fù)雜指令及計(jì)算機(jī)。 精簡(jiǎn)指令集計(jì)算機(jī)： RISC (Reduced Instruction Set Computer) 只需執(zhí)行最小的一組機(jī)器指令集； 它效率高、速度快，主要用于嵌入式系統(tǒng)應(yīng)用。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1