江蘇大學(xué)vhdl報(bào)告(編輯修改稿)
2025-06-10 01:23 本頁面
【文章內(nèi)容簡介】 四、仿真波形 半加器：全加器： 實(shí)驗(yàn)二 四選一數(shù)據(jù)選擇器的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?plusⅡ軟件的作用 路二、實(shí)驗(yàn)內(nèi)容1. If語句library ieee。use 。entity mux41a is port(a,b,c,d : in std_logic_vector(3 downto 0)。 sel : in std_logic_vector(1 downto 0)。 y : out std_logic_vector(3 downto 0))。end mux41a。architecture one of mux41a isbeginprocess(a,b,c,d,sel)beginif(sel=00) then y=a。elsif(sel=01) then y=b。elsif(sel=10) then y=c。elsif(sel=11) then y=d。end if。end process。end one。2. case語句library ieee。use 。entity mux41b is port(a,b,c,d : in std_logic_vector(3 downto 0)。 sel : in std_logic_vector(1 downto 0)。 y : out std_logic_vector(3 downto 0))。end mux41b。arc
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1