vhdl密碼鎖設(shè)計(編輯修改稿)
2025-09-01 03:12 本頁面
【文章內(nèi)容簡介】 STD_LOGIC。c:OUT STD_LOGIC)。END COMPONENT。COMPONENT NOR2PORT (e,d:IN STD_LOGIC。f:OUT STD_LOGIC)。END COMPONENT。COMPONENT LEDPORT (DATA:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。DOUT7:OUT STD_LOGIC_VECTOR(6 DOWNTO 0))。END COMPONENT。SIGNAL net1,net2:STD_LOGIC_VECTOR(7 DOWNTO 0)。SIGNAL net8,net9,net10,net11:STD_LOGIC_VECTOR(3 DOWNTO 0)。SIGNAL net3,net4,net5,net6,net7:STD_LOGIC。BEGINU0:lockcontrol PORT MAP(RESET=RESET,feedback=net3,y=net4)。U1:AND2 PORT MAP(a=net3,b=START,c=net5)。U2:AND2 PORT MAP(a=SETUP,b=net4,c=net6)。U3:CODEINPUT PORT MAP(PASEWORD=inputpassword,ENABLE=net5,Q=net1)。U4:codeset PORT MAP(PASEWORD=setpassword,ENABLE=net6,Q=net2)。U5:parator PORT MAP(rightpassword=net2,password=net1,OPN=OPN,CLK=CLK,A=led_A,B=net7,warner=warner,RESET=RESET,D12=net9,D11=net8,D21=net10,D22=net11)。U6:NOR2 PORT MAP(e=net7,d=net7,f=net3)。U7:LED PORT MAP(DATA=net8,DOUT7=DOUT11)。U8:LED PORT MAP(DATA=net9,DOUT7=DOUT12)。U9:LED PORT MAP(DATA=net10,DOUT7=DOUT21)。U10:LED PORT MAP(DATA=net11,DOUT7=DOUT22)。led_B=net7。END ARCHITECTURE brf。六. 密碼鎖各功能模塊源程序及其仿真波形源程序為：LIBRARY IEEE。USE 。USE 。ENTITY codeset ISPORT( ENABLE:IN STD_LOGIC。 PASSWORD:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 Q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。END codeset。ARCHITECTURE bhv OF codeset ISBEGIN PROCESS(ENABLE,PASSWORD) BEGIN IF ENABLE = 39。139。 THEN Q(7) = PASSWORD(7)。 Q(6) = PASSWORD(6)。 Q(5) = PASSWORD(5)。 Q(4) = PASSWORD(4)。 Q(3) = 39。039。 Q(2) = 39。039。 Q(1) = 39。039。 Q(0) = 39。039。 END IF。 END PROCESS。END bhv。仿真波形圖為：使能控制端高電平時：使能控制端變回低電平時：由于硬件設(shè)備限制，不能檢驗全部端口，因此將低位的四位設(shè)置為低電平，通過改變使能控制端與高位的電平觀察正確性。 密碼輸入鎖存器源程序及其仿真波形源程序為：LIBRARY IEEE。USE 。USE 。ENTITY codeinput ISPORT(ENABLE:IN STD_LOGIC。 PASSWORD:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 Q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。END codeinput。ARCHITECTURE bhv OF codeinput ISBEGIN PROCESS(ENABLE,PASSWORD) BEGIN IF ENABLE = 39。139。 THEN Q(7) = PASSWORD(7)。 Q(6) = PASSWORD(6)。 Q(5) = PAS
外語相關(guān)推薦
鄂ICP備17016276號-1