fpga有限狀態(tài)機(jī)ppt課件(編輯修改稿)
2025-06-01 12:14 本頁面
【文章內(nèi)容簡介】 L模型來表示同一個(gè) 有限狀態(tài) 。 ? 在這個(gè)模型中，我們 把 用 always語句在時(shí)鐘沿觸發(fā)條件下的狀態(tài)變化放在一個(gè)獨(dú)立的塊中， 而把在狀態(tài)控制下的兩個(gè)輸出分兩個(gè)獨(dú)立的 組合邏輯 always塊 來描述。 ? always @(posedge Clock) ? if (!Reset) ? begin ? state = Idle。 ? end ? else ? case (state) ? Idle: if (A) state = Start。 ? Start: if (!A) state = Stop。 ? Stop: if (A) state = Clear。 ? Clear: if (!A) state = Idle。 ? // default: state = 2 ’bxx。 ? endcase ? always @(state or Reset or A) ? begin ? if ( !Reset) F = 0。 ? else if (state == Stop) F = 1。 ? end ? always @(state or Reset or A) ? begin ? if (! Reset) G = 0。 ? else if (state == Clear) G = 1。 ? end ? endmodule 初始化狀態(tài)和默認(rèn)狀態(tài) 一個(gè)完備的狀態(tài)機(jī)（健壯性好）應(yīng)該具備初始化狀態(tài)和默認(rèn)狀態(tài)。當(dāng)芯片加電后狀態(tài)機(jī)應(yīng)該能自動(dòng)將所有判決條件復(fù)位，并進(jìn)入初始化狀態(tài)。 一般的方法是為狀態(tài)機(jī)設(shè)計(jì)異步復(fù)位信號(hào)或者將默認(rèn)的初始狀態(tài)的編碼設(shè)為全零，這樣當(dāng)系統(tǒng)復(fù)位后，狀態(tài)機(jī)自動(dòng)進(jìn)入初始狀態(tài)。 另一方面，狀態(tài)機(jī)也要有一個(gè)默認(rèn)狀態(tài)，當(dāng)轉(zhuǎn)移條件不滿足，或狀態(tài)發(fā)生突變時(shí)保證邏輯不會(huì)陷入死循環(huán)。 指定默認(rèn)輸出值 這樣做的好處是能夠防止無意生成的 latch。另外，所有的輸出最好用寄存器打一拍，以獲得更好的時(shí)序環(huán)境和狀態(tài)的穩(wěn)定。 狀態(tài)機(jī)輸出邏輯復(fù)用 如果在狀態(tài)機(jī)種有多個(gè)狀態(tài)都會(huì)執(zhí)行某項(xiàng)同樣的操作，則可在狀態(tài)機(jī)的外部定義這個(gè)操作的具體內(nèi)容，在狀態(tài)機(jī)中僅僅調(diào)用這個(gè)操作的最終輸出即可。 使用 always塊時(shí)要注意的問題： 帶有 posedge 或 negedge 關(guān)鍵字的事件表達(dá)式表示沿觸發(fā)的時(shí)序邏輯，沒有posedge 或 negedge 關(guān)鍵字的表示組合邏輯或電平敏感的鎖存器，或者兩種都表示。 每個(gè)表示時(shí)序 always塊只能由一個(gè)時(shí)鐘跳變
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1