組合電路的競(jìng)爭(zhēng)和冒險(xiǎn)(2)(編輯修改稿)
2025-05-27 05:32 本頁面
【文章內(nèi)容簡(jiǎn)介】 選擇器設(shè)計(jì)多輸入 、 單輸出的邏輯函數(shù)；用二進(jìn)制譯碼器設(shè)計(jì)多輸入 、 多輸出的邏輯函數(shù) 。 習(xí)題五 解：首先列出全減器真值表 A B CI S CO 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0111111110000 00 000 01 11 1001ABC 00 01 11 1001ABC1 11 1 11 11S CO iCBAS ???iO CBABAC ???? )( iCBABA ???? )(用與非門和異或門實(shí)現(xiàn) 要求用 24譯碼器及與門實(shí)現(xiàn) 最后畫出用與非門和異或門實(shí)現(xiàn)的全減器邏輯電路圖。 S全減差OC借位輸出ABiC1 amp。 1 amp。 amp。 =1 =1 iS A B C? ? ?()OiC A B A B C? ? ? ?A B CI S CO 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 ? ?? ??? m MS 6,5,3,0)7,4,2,1(6530 MMMM ???? 6530 mmmm ????6530 YYYY ????? ?? ??? m MOC 6,5,4,0)7,3,2,1(6540 MMMM ???? 6540 mmmm ????6540 YYYY ???? 最后畫出用 24譯碼器實(shí)現(xiàn)的一位二進(jìn)制全減器。 0 1 2 3 BIN/OCT(1) 1 2 EN 0 1 2 3 BIN/OCT(2) 1 2 EN amp。 S 1 A B C amp。 CO 0 3 5 6S Y Y Y Y? ? ? ?0 4 5 6OC Y Y Y Y? ? ? ?（ 1)8421BCD碼轉(zhuǎn)換為余三碼 （ 2)將余三碼轉(zhuǎn)換為 8421BCD碼 加數(shù) 余三碼 A3 A2 A1 A0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 被加數(shù) B3 B2 B1 B0 輸出 8421BCD碼 F3 F2 F1 F0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 8421BCD嗎＝余三碼－ 0011 （－ 0011)補(bǔ) ＝ 1100+1=1101 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 （ 1)8421BCD轉(zhuǎn)換為余三碼 輸入 8421BCD碼 B3 B2 B1 B0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 輸出 余三碼 A3 A2 A1 A0 0 0 1 1 0 1 0
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1