cmos靜態(tài)組合門電路的延遲速度(編輯修改稿)
2025-06-16 01:31 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 VDD下降）到 ，晶體管（對(duì)于短溝道晶體管）處于截止或飽和態(tài)，因此 CGD只剩交疊電容。 Vin Vout CGS、 CSB、 CGB與輸出端 D無(wú)關(guān) 只有擴(kuò)散電容 CDB和 CGD與輸出端D有關(guān) 2021/6/17 2021/6/17 MOSFET交疊電容 Gate P_SUB n+ S n+ D CGC CGDO CGSO ?CGSO和 CGDO— 交疊電容，由源漏橫向擴(kuò)散形成，值一定 CGDO 2CGDO 柵漏密勒電容 2021/6/17 ? 自身電容 負(fù)載電容的估算（ cont.) 因此，自身電容為： Cself=CDBn+2CGDOn+CDBp+2CGDOp 2CGDO Vout CDBp CDBn ? 連線電容 短線可忽略，長(zhǎng)線需考慮 深亞微米級(jí)后，連線電容變得不可忽略 2021/6/17 CMOS邏輯門傳輸延遲舉例 反相器 2輸入與非門 2輸入與非門 *等效電阻相同： 電容比反相器大 4/3倍。 *輸入電容相同： 電阻比反相器大 4/3倍。 忽略中間 漏極電容 忽略連線電容 2021/6/17 反向器 2輸入與非門 2輸入或非門 FO=1 CMOS邏輯門傳輸延遲舉例 2021/6/17 各種 CMOS門電路的傳輸延遲 反向器 N輸入邏輯門 LE倍 自身延遲時(shí)間： 反向器為 ?0, n輸入邏輯門為 n?0 后級(jí)負(fù)載延遲時(shí)間： : FO=1時(shí)，反向器的延遲時(shí)間 f
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號(hào)-1