cmos靜態(tài)組合門電路的延遲速度-閱讀頁(yè)
2025-05-31 01:31本頁(yè)面
【正文】 f: Fan out LE: Logical Effort 輸入信號(hào)數(shù) 反向器 2021/6/17 傳輸延遲時(shí)間的估算： 8輸入 AND 輸入信號(hào)數(shù) 反向器 當(dāng) FO=1時(shí)， 哪一種邏輯組合速度更快 ? 2021/6/17 緩沖器速度最優(yōu)化設(shè)計(jì) CL=160fF WP=2mm Wn=1mm =1fF/mm, =, =4kW/mm tpHL τ= =+ = (3? 1fF) ? 4kW+ ? 160fF ? 4kW =500pS tpHL==345pS 約為 3M 忽略連線電容 2021/6/17 緩沖器速度最優(yōu)化設(shè)計(jì) C=160fF WP=2mm Wn=1mm τ= 減小 減小R0 加大反相器 管子的寬長(zhǎng)比 在改善了本級(jí)電路延遲時(shí)間的同時(shí) 加大了本身的柵極電容 2021/6/17 緩沖器速度最優(yōu)化設(shè)計(jì) =1fF/mm, =, =4kW/mm τ= ? {(3f+) ? 4kW + (9f+) ? 4kW /3 + (27f+160f) ? 4kW /9} =162pS tpHL==112pS C=160fF WP=2mm Wn=1mm WP=6mm Wn=3mm WP=18mm Wn=9mm 2021/6/17 緩沖器速度最優(yōu)化設(shè)計(jì) 快速 緩沖器尺寸 3倍 3倍逐段增加，但面積 和功耗也
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號(hào)-1