【文章內(nèi)容簡介】 ed 0x0000 701D 保留 LPMCR0 0x0000 701E 低功耗模式控制 0 LPMCR1 0x0000 701F 低功耗模式控制 1 Reserved 0x0000 7020 保留 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 鎖相環(huán)、時鐘、看門狗及低功耗模式相關(guān)寄存器 (2) 名稱 地址 功能描述 PLLCR 0x0000 7021 PLL控制寄存器 SCSR 0x0000 7022 系統(tǒng)控制和狀態(tài) WDCNTR 0x0000 7023 看門狗計數(shù) Reserved 0x0000 7024 保留 WDKEY 0x0000 7025 看門狗復位器 Reserved 0x0000 7026~ 0x0000 7028 保留 WDCR 0x0000 7029 看門狗控制 Reserved 0x0000 702A ~ 0x0000 702F 保留 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 外設時鐘控制寄存器 PCLKCR功能描述 (1) 位 Field 功能描述 15 Reserved 保留 14 ECANENCLK 使能 CAN總線系統(tǒng)時鐘?！?1”有效 13 Reserved 保留 12 MCBSPENCLK 使能 McBSP外設內(nèi)部的低速時鐘 11 SCIBENCLK 使能 SCIB外設內(nèi)部的低速時鐘 10 SCIAENCLK 使能 SCIA外設內(nèi)部的低速時鐘 9 Reserved 保留 8 SPIAENCLK 使能 SPI外設內(nèi)部的低速時鐘 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 外設時鐘控制寄存器 PCLKCR功能描述 (2) 位 Field 功能描述 7~4 Reserved 保留 3 ADCENCLK 使能 ADC外設內(nèi)部的高速時鐘。 2 Reserved 保留 1 EVBENCLK 使能 EVB外設內(nèi)部的高速時鐘 0 EVAENCLK 使能 EVA外設內(nèi)部的高速時鐘 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 5) F2812的時鐘及系統(tǒng)控制（續(xù)） 高速外設時鐘寄存器（ HISPCP） 15 3 2 0 Reserved HSPVAL R0 R/W001 如果 HISPCP不等于 0， HSPCLK=SYSCLKOUT/(HISPCP 2)； 如果 HISPCP等于 0， HSPCLK=SYSCLKOUT。 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 5) F2812的時鐘及系統(tǒng)控制（續(xù)） 低速外設時鐘寄存器（ LOSPCP） 15 3 2 0 Reserved LSPVAL R0 R/W001 如果 LOSPCP不等于 0， LSPCLK=SYSCLKOUT/(LOSPCP 2)； 如果 LOSPCP等于 0， LSPCLK=SYSCLKOUT。 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 晶體振蕩器和鎖相環(huán)模塊 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) PLL模式 說明 SYSCLKOUT PLL禁止 復位時如果 XPLLDIS引腳是低電平，則 PLL完全被禁止。處理器直接使用引腳 X1/XCLKIN輸入的時鐘信號。 XCLKIN PLL旁路 上電時的默認配置，如果 PLL沒有被禁止，則 PLL將變成旁路，在X1/XCLKIN引腳輸入的時鐘經(jīng)過 2分頻后提供給 CPU。 XCLKIN/2 PLL使能 使能 PLL，在 PLLCR寄存器中寫入一個非零值 n (XCLKIN n)/2 鎖相環(huán)配置模塊 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 5) F2812的時鐘及系統(tǒng)控制（續(xù)） TMS320F2812的輸入時鐘頻率為 150MHz，其 PLL工作在 PLL禁止模式， LOSPCP寄存器的內(nèi)容為 2，請計算 LSPCLK SYSCLKOUT = XCLKIN LSPCLK=SYSCLKOUT/(LOSPCP*2) = Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 5) F2812的時鐘及系統(tǒng)控制（續(xù)） DIV=000：旁路方式 DIV=0001B～ 1010B，對應表中 n=1～ 10 DIV=1011B～ 1111B，保留 15 4 3 0 Reserved DIV R0 R/W0 PLL控制寄存器（ PLLCR） Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 模式 LPMCR0[1:0] OSCCLK CLKIN SYSCLKOUT 喚醒該模式信號 IDLE 00 On On On XRS， WAKEINT，任何被使能的中斷，XNMI_XINT13 STANDBY 01 On（看門狗仍然運行） Off Off XRS， WAKEINT，XINT1， XNMI_XINT13， T1/2/3/4CTRIP，C1/2/3/4/5/6TRIP，SCIRXDA， SCIRXDB， CANRX，仿真調(diào)試 HALT 1X Off （晶振和鎖相環(huán)關(guān)閉，看門狗不工作） Off Off XRS， XNMI_XINT13，仿真調(diào)試 F2812的低功率模式 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 低功耗模式控制寄存器 0(LPMCR0)功能定義 位 名稱 功能描述 15~8 Reserved 保留 7~2 QUALSTDBY 確定從低功耗模式喚醒到正常工作模式的時鐘周期的個數(shù) N=(n+2) OSCCLKS 1~0 LPM 低功耗模式選擇位 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 5) F2812的時鐘及系統(tǒng)控制（續(xù)） ? 低功耗模式控制寄存器 1(LPMCR1) ? 對寄存器中相應位置 1，將使能對應的信號，將器件從低功耗狀態(tài)喚醒，進入正常工作模式 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 看門狗功能結(jié)構(gòu) Datasheet Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 5) F2812的時鐘及系統(tǒng)控制（續(xù)） ? 看門狗模塊 ? 看門狗加法計數(shù)寄存器 WDCNTR：當計數(shù)到最大值時，產(chǎn)生一個輸出脈沖，脈寬為512個振蕩器時鐘寬度 ? 看門狗 復位控制寄存器 WDKEY：寫入0x55+0xAA，會使 WDCNTR清零，其它值使看門狗復位 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 5) F2812的時鐘及系統(tǒng)控制（續(xù)） ? 看門狗模塊（續(xù)） ? 防止 WDCNTR溢出 : (1)禁止看門狗 。 (2)向復位控制寄存器周期性寫入0x55+0xAA，使 WDCNTR清零 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 看門狗控制寄存器 (WDCR)功能定義 位 名稱 功能描述 7 WDFLAG 看門狗復位狀態(tài)表示位 6 WDDIS 看門狗模塊屏蔽。寫 1屏蔽 5~3 WDCHK(2~0) 看門狗檢查，須寫入 101，其它值使使器件內(nèi)核復位 2~0 WDPS(2~0) 看門狗時鐘 WDCLK的倍率設置 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 定時器的 功能 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 與定時器有關(guān)的寄存器 名稱 地址 功能描述 TIMER0TIM 0x0000 0C00 定時器 0計數(shù)器低 16位 TIMER0TIMH 0x0000 0C01 定時器 0計數(shù)器高 16位 TIMER0PRD 0x0000 0C02 定時器 0周期寄存器低 16位 TIMER0PRDH 0x0000 0C03 定時器 0周期寄存器高 16位 TIMER0TCR 0x0000 0C04 定時器 0控制寄存器 Reserved 0x0000 0C05 保留 TIMER0TPR 0x0000 0C06 定時器 0分頻寄存器低 16位 TIMER0TPRH 0x0000 0C07 定時器 0分頻寄存器高 16位 ┇ ┇ ┇ Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 5) F2812的時鐘及系統(tǒng)控制（續(xù)） ? F2812定時器 ? 定時器寄存器 (TIMH:TIM)：每隔 (TDDRH:TDDR+1)個時鐘周期， TIMH:TIM減 1，當減至 0時，PRDH:PRD寄存器中的值重新裝入TIMH:TIM寄存器中。 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 5) F2812的時鐘及系統(tǒng)控制（續(xù)） ? 定時器周期寄存器 (PRDH:PRD)：存放計數(shù)周期值。 ? 定時器控制寄存器 (TCR)。 ? 定時器分頻寄存器 (TPRH:TPR) PSCH:PSC：定時器預定分頻寄存器 TDDRH:TDDR：定時器分頻寄存器 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 5) F2812的時鐘及系統(tǒng)控制（續(xù)） ? F2812的通用 I/O ? 可通過 GPxMUX將通用 I/O設置為 ? 片內(nèi)外設的輸入 /輸出引腳（片內(nèi)外設 I/O） ? 數(shù)字 I/O口驅(qū)動外圍電路 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 5) F2812的時鐘及系統(tǒng)控制 GPIOA： 16位 GPIOB： 16位 GPIOD： 4位 GPIOE： 3位 GPIOF： 2位 數(shù)字I/O口 Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) GPIO寄存器 名稱 地址 功能描述 GPAMUX 0x0000 70C0 GPIO A功能選擇控制寄存器 GPADIR 0x0000 70C1 GPIO A方向控制寄存器 GPAQUAL 0x0000 70C2 GPIO A輸入量化控制寄存器 Reserved 0x0000 70C3 保留 GPBMUX 0x0000 70C4 GPIO B功能選擇控制寄存器 GPBDIR 0x0000 70C5 GPIO B方向控制寄存器 GPBQUAL 0x0000 70C6 GPIO B輸入量化控制寄存器 ┇ ┇ ┇ Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 5) F2812的時鐘及系統(tǒng)控制（續(xù)） ? F2812的通用 I/O ? GPxMUX功能選擇控制寄存器。用于選擇該 I/O口是工作在外設操作模式 （ =1）還是數(shù)字量 I/O模式 ? GPxDIR方向控制寄存器。設置 I/O口的傳送方向， 0為“輸入”， 1為“輸出” Copyright 2022 楊詞慧 . All rights reserved. TMS320F2812的 硬件結(jié)構(gòu) 5) F2812的時鐘及系統(tǒng)控制（續(xù)） ? F2812數(shù)據(jù)寄存器 ? GPxDAT數(shù)據(jù)寄存器。用于讀寫數(shù)據(jù)。當引腳定義為輸出時，該位為 1則將相應引腳拉高，為 0將引相應引腳拉低 ? GPxSET置位寄存器。引腳定義為輸出時寫 1將相應引腳拉高，寫 0無影響 Copyright