【文章內容簡介】 FC上加高電平 ,第二種是將 15位方式在首次通信的 D IN的LSB位置為 1。 AD50完成語音信號采集后 ,在 DSP中進行相應的處理算法 ,語音信號經處理再從AD50輸出。 信息工程學院課程設計（論文） 11 2 總體設計 基于 TMS320VC5402的語音信號采集系統(tǒng)的結構如圖 2– 1所示，該系統(tǒng)的中央處理單元采用美國 TI(德州儀器 )公司的高性能定點數(shù)字信號處理芯片 TMS320VC5402， TMS320VC5402是 TI公司推出的定點數(shù)字信號處理器 ， 它采用修正的哈佛結構 ， 包括 1個程序存儲總 線、 3個數(shù)據存儲總線和 4個地址總線 ， 這種結構允許同時執(zhí)行程序指令和對數(shù)據操作 ， 運行速度快 ， 單周期定點指令執(zhí)行時間為 10ns。 在語音信號采集中 , 模擬信號向數(shù)字信號轉換 （ ADC)的精度和實時性對后續(xù)信號處理過程起到了重要作用。 設計中采用 TLC320AD50完成語音信號的 A/D轉換。 TLC320AD50是 TI公司提供的一款 16 bit同步串口 A/D和 D/A轉換芯片 ， ADC之后有 1個抽取濾波器以提高輸入 信號的信噪比 , 其采樣頻率最高可達 Kb/s， 滿足語音信號處理中關于采樣頻率的要求 。 A D CD S PT M S 3 2 0 V C 5 4 0 2復 位F l a s h電 源時 鐘J T A GS R A M語 音 信 號 圖 21系統(tǒng)結構框圖 DSP 核心模塊的設計 TMS320VC5402 是整個數(shù)據采集系統(tǒng)中，核心處理部分。把緩存器的數(shù)據轉存到海量存儲器中，并對 CPLD邏輯的工作方式，工作時鐘進行控制，同時還完成與上位機的通信。TMS320VC5402 有 20 根地址線， 16 根數(shù)據線，可以尋址 1M 的地址空間，在這里，選用TMS320VC5402 的數(shù)據空間用做 SRAM 的擴 展，選用 TMS320VC5402 的 I/O 空間用做FLASH 擴展 。 DSP 核心模塊充當整個系統(tǒng)的 CPU的功能，除了承擔對 A\D 轉換器送來的信號做相應的處理之外，還驅動 RS232 串行通信鏈路將相應的數(shù)據及時的傳到上位機上以備做之后的相關處理或計算，這就要求 DSP 芯片的處理能力相當?shù)膹姶蠛退俣缺仨毰c ADC相匹配，這一點 TMS320VC5402 完全有能力做到。 信息工程學院課程設計（論文） 12 A\D 轉換模塊 A\D 轉換模塊是整個系統(tǒng)的主要部分，它接收來自外部的信號或模擬數(shù)據，然后經過處理轉換成數(shù)字信號傳遞給 CPU 做后續(xù)的處理。 設 計中采用 TLC320AD50 完成語音信號的A/D 轉換。 TLC320AD50 是 TI 公司提供的一款 16 bit 同步串口 A/D 和 D/A轉換芯片， ADC之后有 1個抽取濾波器以提高輸入信號的信噪比 , 其采樣頻率最高可達 Kb/s，滿足語音信號處理中關于采樣頻率的要求。 TLC320AD50(以下簡稱 AD50 )是 TI 生產的多媒體音頻編解碼器芯片 ,它集成了 16 位A/D 和 D/A 轉換器 ,采樣速率最高可達 ,其采樣速率可通過 DSP 編程來設置。在AD50 內部 ADC之后有抽樣濾波器 ,以提高輸入信號的信噪比 ,在 DAC 之前有插值濾波器 ,以保證輸出信號平滑。 AD50 內部有 7 個數(shù)據和控制寄存器 ,用于編程設置它們的工作狀態(tài)。由于語音信號的頻率范圍在 200Hz～ 23400Hz 之間 ,采樣率一般設定為 8kHz,所以用 AD50 做AD 轉換器非常合適。 AD50 的工作方式和采樣頻率均通過串口編程來實現(xiàn)。由于轉換的數(shù)據和控制數(shù)據是通過同一串行口進行傳輸?shù)?,所以 AD50 中有首次通信和二次通信。首次通信專用于轉換數(shù)據的傳送 ,其時序如圖 2 所示。二次通信則用來設置和讀出寄存器的值 ,所有的寄存器都在二次通信時編程。啟動二次通信有兩種方法 ,一種 是在 FC 上加高電平 ,第二種是將 15 位方式在首次通信的 D IN 的 LSB 位置為 1。 AD50 完成語音信號采集后 ,在 DSP 中進行相應的處理算法 ,語音信號經處理再從 AD50 輸出。 信息工程學院課程設計（論文） 13 3 詳細設計 由 系統(tǒng) 結構框圖可知，系統(tǒng) 主要包括實現(xiàn)模 /數(shù)轉換的 A/D 模塊、掉電時存放程序的Flash模塊、為 DSP提供電源的外部電源模塊、 時鐘模塊，復位電路模塊 、 實現(xiàn)程序下載的JTAG接口模塊 以及外接擴展存儲器 等幾個部分 .系統(tǒng)結構框圖如圖 21所示。 本章將詳細介紹各模塊的硬件設計以及軟件設計。 硬件 設計 DSP芯片 作為 DSP 家庭高性價比代表的 16位定點 DSP芯片 ， C5402適用于語音通信等實時嵌入應用場合。與其它 C54X芯片一樣 ,C5402具有高度靈活的可操作性和高速的處理能力 。 其性能特點如下：操作速率可達 100MIPS。具有先進的多總線結構 ， 三條 16位數(shù)據存儲器總線和一條程序存儲器總線 ； 40位算術邏輯單元（ ALU） ， 包括一個 40 位桶形移位器和兩個 40 位累加器 ； 一個 1717 乘法器和一個 40位專用加法器 ， 允許 16位帶 /不帶符號的乘法 ； 整合維特比加速器 ， 用于提高維特比編譯碼的速度 。單周期正 規(guī)化及指數(shù)譯碼 ； 8 個輔助寄存器及一個軟件棧 ， 允許使用業(yè)界最先進的定點 DSP C 語言編譯器 ； 數(shù)據 /程序尋址空間為1M16bit ， 內置 4K16bit ROM 和 16K16bit RAM ； 內置可編程等待狀態(tài)發(fā)生器 、 鎖相環(huán)（ PLL）時鐘產生器 、 兩個多通道緩沖串口 、 一個與外部處理器通信的 8 位并行 HPI 口 、 兩個 16位定時器以及 6通道 DMA控制器且低功耗 。 與 C54X系列的其它芯片相比 ， C5402具有高性能、低功耗和低價格等特點。它采用 6 級流水線 ,且當 RPT（重復指令）時 ， 一些多周期的指令就變成了單周期的指令 ； 芯片內部 RAM和 ROM可根據 PMST寄存器中的 OVLY和 DROM位靈活設置 。 這些都有利于算法的優(yōu)化 。 電源 設計 為了降低芯片功耗， C54x 系列芯片大部分都采用低電壓設計，并且采用雙電源供電，即內核電源 CVDD：采用 ，主要為芯片的內部邏輯提供電壓，包括 CPU、時鐘電路和所有的外設邏輯； I/O 電源 DVDD：采用 ，主要供 I/O 接口使用?？芍苯优c外部低壓器件接口，而無需額外的電平變換電路。 DSP芯片采用的供電方式，主要取決于應用系統(tǒng)中提供什么樣的電源。在實際中，大部分數(shù)字系統(tǒng)所使用的電源可工作于 5V或 ， 本設計采用TI公司提供的雙電源芯片： TPS73HD318電源的最大輸出電流為 750mA，并且提供兩個寬度為 200ms的低電平復位脈沖。 電路圖 如圖 。 信息工程學院課程設計（論文） 14 圖 TPS73HD318芯片組成的雙電源電路 復位電路設計 TMS320VC5402 的復位輸入引腳 RS 為處理器提供了一種硬件初始化的方法 ,它是一種不可屏蔽的外中斷 ,可在任何時候對 TMS320VC5402 進行復位。當系統(tǒng)上電后， RS 引腳應至少保持 5個時 鐘周期穩(wěn)定的低電平，以確保數(shù)據、地址和控制線的正確配置。復位后 (RS回到高電平 )， CPU從程序存儲器的 FF80H單元取指，并開始執(zhí)行程序。本設計采用由 TPS370733組成的自動復位電路（如圖 ）。 圖 TPS370733芯片組成的 自動復位電路 /MR3VCC4GND5PFI6PFO7NC8/RESET1RESET2TPS370733123A456BDVDD100KSW280K100KCVDDEXT_RSTDSP_RS1IN51IN61EN41GND32IN112IN122EN102GND9NC1NC2NC7NC8NC13NC14NC27NC26NC21NC20NC16NC152SENSE192OUT182OUT171FB/SENSE251OUT241OUT231RESET282RESET22*TPS73HD31847uF 10uF1K150ΩGreen1K10uF10uF 47uF1N41481N41481N414858175v47uF信息工程學院課程設計（論文） 15 時鐘電路設計 時鐘電路用來為 ’ C54x芯片提供時鐘信號，由一個內部振蕩器和一個鎖相環(huán) PLL組成，可通過芯片內部的晶體振蕩器或外部的時鐘電路驅動。利用 DSP芯片內部提供的晶 振電路，在 DSP芯片的 X X2之間連接晶體振蕩器。使用芯片內部的振蕩器在芯片的 X1和 X2/CLKIN引腳之間接入一個晶體 ,用于啟動內部振蕩器。 時鐘電路圖如圖 。 C1=C2=20pF 圖 電路 程序存儲器擴展 設計 FLASH存儲器用以擴展程序存儲器 AT29LV1024是 1M位的 FLASH存儲器 FLASH存儲器與 EPROM相比，具有更高的性能價格比，而且體積小、功耗低、可電擦寫、使用方便，并且 FLASH可以直接與 DSP芯片連接。地址線： A0~A15； 數(shù)據線： I/O0~I/O15；控制線 ：CE — 片選信號； WE — 編程寫信號； OE — 輸出使能信號。 擴展連接圖 如圖 。 圖 C1 C2 晶晶 振振 T M S 3 2 0 VC 5 4 0 2 X 2/ CL K IN X 1 晶晶 振振 信息工程學院課程設計（論文） 16 要實現(xiàn)語音數(shù)據和系統(tǒng)程序的存儲 ， TMS320VC5402必須有外接擴展存儲器。TMS320VC5402 的速度為 100 MI/s， 為保證 DSP運行速度 ， 需要外部存儲器的速度接近 10ns。系統(tǒng)選擇 ICSI64LV16作為外部存儲器 ， 其容量 64K字 16 bit。 其硬件連接圖如圖 。 圖 JTAG接口設計 在系統(tǒng)中，通過 JTAG測試口訪問和調試 DSP芯片。 J